Altera Stratix Vにおける Partial Reconfigurationの方法 ^{慶應義塾大学} 天野英晴

2015年11月2日

はじめに

- このフローは、AlterawikiにあるPartial Reconfiguration example design using Partial Reconfiguration Megawizard functionを元にしている。 http://www.alterawiki.com/wiki/Partial_Reconfiguration_example_design_ using_the_Partial_Reconfiguration_Megawizard_function.
- ・違いは以下の通りである。
 - 元はVHDLだがこれはVerilogである。
 - 元はQuartus archive(qar)の形になっていてどのようにしてこれを作るかは分からない。これを示すのがこのフローの目的である。
 - Stratix V Depelopment Kitで実際にテストすることが可能
 - 元の方がreconfiguration後のLEDの点き方がかっこいいが、こちらは手抜き
- Quartus IIは13.2を使った。13以上でないとPR用のMegafunctionがないらしい
- PRの設計を行うためには、ライセンスが必要。これはAcademic Licenseをお持ちならば、Alteraにお願いすれば4,5日で入手可能

部分再構成の方式



Stratix Vの部分再構成は、三つの方 法がある。

 完全に外部ホストから制御する
 ホストは中に置くが、Configuration Dataは外から供給する
 Configuration Dataをあらかじめ
 FPGAのData Memoryに入れておいて、
 これをConfiguration Memoryに転送
 することで部分再構成を行う

このフローは、3に基づく。理想的に は図のように内部のデータメモリから コントローラ1が選んで送ることで数 種類のConfigurationを構成すること ができる。 しかし、Configuration Dataが異様に 大きいので現在では2つが関の山で ある。で、今回は1つしか載せていな い。 つまり、最初にあったpersona1がス イッチを把すたporcona2に切り替わっ

イッチを押すとpersona2に切り替わっ ておしまいである。

ファイル

- <u>http://www.am.ics.keio.ac.jp/members/hunga/{pr_ex.tar</u>, pr_test.tar}をダウンロードして解凍
- ・このうちpr_exは出来上がった形です。フローを辿る場合はpr_testをお使いください
- pr_testに入るとquartus.iniファイルとSRCディレクトリがあるはず。
- quartus.iniはQuartusの初期化用のファイルでこれがないとrbf生成時にmifが出来ない。
- SRCの下には以下のファイルがある。
- PR_MW_INT_HOST_TOP.v:ホストのトップ
- PRMW_IntHost_Controller.v:ホスト側のコントローラ(前のページのController1)
- PR_ROM.v, PR_ROM.qip: 2MワードのROM (解説は次ページ)
- PB_edge_detect.v: ボードのスイッチのチャタリング除去用、これがないと再構成がうまくいかない
- freezer.v: 再構成時フリーズさせるためのモジュール
- counter_one.v: カウンタ1: 最初の構成時のカウンタで、LEDがゆっくり点滅する。Altera用語でのpersona1
- counter_pwm.v:カウンタ2:再構成後のカウンタで、LEDが高速に点滅する。Altera用語でのpersona2
- この設計はpersona1とpersona2が同じ入出カインタフェースを持っていると仮定している。インタフェースが 違うとwrapperが必要。



再構成領域を分離、再構成領域に Wrapper,Freezeを付け、設計を再構築

Controller用MegaFunction、PR用のROMの生成 合成、配置配線

Partial Reconfiguration用のPartitionを作成

Partitionに対してLogic Lock Regionを設定 合成、配置配線

Partial Reconfiguration用のversionを作成 合成、配置配線

ファイル変換をし、ROM用のmifを生成

元のversionでAssemblerのやり直し→sof生成

詳細は、

<u>http://www.am.ics.keio.ac.jp/members/hunga/AlteraPRflow.pdf</u>参照 設計キットも付いてるよ!

設計の再構築



PR_ROMについて

- PR_ROM.v、PR_RPM.qipは、MegaFunctionにより生成した1ポートのROM
- Configuration data 格納用
- •2M×16ビット構成
- ・初期化用データの入っている./SRC/PR_DATA.mifを読み込む。
- ・これは最初はいい加減に設定してある
- 注)これは本当はMegaFunctionで生成できるはずなのだが、 MegaFunctionではなぜか深さ64Kまでしか生成できない。VHDLを使うと 勝手に深さを合わせてくれるのだがVerilogだと合わせてくれない。そこ で、手でいじってサイズを設定してある。これ以外のスマートな方法をご存 知の方は教えてほしい。

プロジェクトの生成

- File-> New->New Project
- トップモジュール名をプロジェクト名にするのでPW_MW_INT_HOST_TOP とする(これが一致しないと後でエラーになる)
- Add FilesでSRC中のvファイルをcounter_pwm.vを除いてAddする
- ・PR_ROM.qipもAddする
 - PR_ROM_bb.vは不要なのであってもAddしない
- DeviceはStratix Vテストキットの5SGXEA7K2F40C2を指定
- EDA Tool Settingsは、Verilog HDLを指定
- Projectの初期画面が現れる



MegaFunctionの生成

- Tools -> MegaWizard Plug-In Manager
- Create a new custom megafunction variation Next>
- JTAG-accessible Extensions -> Partial Reconfiguration v13.1
- 名前はここでは、PR_MW_Verilogとする
- Partial ReconfigurationのMegaFunctionが現れる
- ・しかし、やることがないので、Finish

15-
1
1111
MegaCore'

Partial Reconfiguration

Documentation

Block Diagram	Settings General
Show signals PR_MW_Verilog clk clock nreset reset preset clock reset reset	✓ Use as PR Internal Host ✓ Enable JTAG debug mode Input Data Width: 16 > bits Clock-to-Data ratio: 1 > Divide error detection frequency by:
double_pr conduit data_valid data freeze data_read conduit conduit conduit conduit conduit	
conduit alt_pr	

Design & Analysisをすると構造が表れる

📗 🗃 😹 😹 🖂 🕫 🕾 🔤 🔛 🖂 🖂 🕬 🗠 📗 📴 🗰 🗰 🔛 🐨 🐨 🐨 🐨	<u>- 2 4</u> 87 87 100 > 87 181 18) 🤮 😤 🍑 🐌 🌲 🎯 🐬	
Project Navigator	Compilation Report	t - PW_MW_INT_HOST_TOP	
	of Contents 🛛 🖓 🗗	Flow Summary	
Stratix V: 5SGXEA7K2F40C2	Flow Summary	Flow Status	Successful - Tue Nov 3 20:04:15 2015
白 PW_MW_INT_HOST_TOP 墙	- 📰 Flow Settings	Quartus II 64-Bit Version	13.1.0 Build 162 10/23/2013 SJ Full Version
🛱 📴 freezer:DUT	- 🚍 Flow Non-Default Global 🗄	Revision Name	PW_MW_INT_HOST_TOP
🔄 🔤 counter:UA	Flow Elapsed Time	Top-level Entity Name	PW_MW_INT_HOST_TOP
🖻 📴 PRMW_IntHost_Controller:Int_Host_Inst	- 📰 Flow OS Summary	Family	Stratix V
🖶 📉 PR_ROM:PR_ROM_inst	🚽 🖻 Flow Log	Device	5SGXEA7K2F40C2
🗄 🌂 PR_MW_Verilog:U1	🖶 🚞 Analysis & Synthesis	Timing Models	Final
- 歸 sld_hub:auto_hub	🖶 🦲 Fitter	Logic utilization (in ALMs)	1,046 / 234,720 (< 1 %)
- PB_edge_detect:reset_PB_inst	🖶 🧰 Assembler	Total registers	358
	🖶 🚞 TimeQuest Timing Analyz	Total pins	7/864(<1%)
	🖻 🗀 EDA Netlist Writer	Total virtual pins	0
	Flow Messages	Total block memory bits	33,554,432 / 52,428,800 (64 %)
	📕 🖳 🔱 Flow Suppressed Messag	Total DSP Blocks	0/256(0%)
🔥 Hierarchy 📄 Files 🖉 Design Units 🖄 IP Components 🕢		Total HSSI STD RX PCSs	0/36(0%)
		Total HSSI 10G RX PCSs	0/36(0%)
Tasks ₽₽×		Total HSSI GEN3 RX PCSs	0/36(0%)
		Total HSSI PMA RX Deserializers	0/36(0%)
		Total HSSI STD TX PCSs	0/36(0%)
Task		Total HSSI 10G TX PCSS	0/36(0%)
🕀 🦳 Assign Constraints		Total HSSI GEN3 TX PCSS	0/36(0%)
Compile Design			0/36(0%)
🖌 🖻 🕨 Analysis & Synthesis		Total HSSI GENRE	0/36(0%)
Edit Settings		Total BLLS	0/30(0%)
- View Report		Total DLLs	0/00(0%)
🖌 🚽 🕨 Analysis & Elaboration		TOCALDELS	0/4(0/0)
😐 🕨 Partition Merge			
🕀 💼 Netlist Viewers			
🖶 🕨 Design Assistant (Post-Mapping)			
🕀 🕨 I/O Assignment Analysis			
😐 🕨 Early Timing Estimate			
✓			
A Assembler (Generate programming files)			
		•	
× All S A / ▼ < <search>></search>	~		
Type ID Message			
Analyzing Fast 900mV 85C Model			
- 🗍 334003 Started post-fitting delay annotation			
- 😲 334004 Delay annotation completed successfully			
332123 Deriving Clock Uncertainty. Please refer to r	eport_sdc in TimeQuest to se	e clock uncertainties.	
1 332146 Worst-case hold slack is 0.085			
🖞 🖶 🕕 332146 Worst-case recovery slack is 9.672			
🗑 🕀 🔱 332146 Worst-case removal slack is 0.202			•
System A Processing (192)			

pin_plannerでピン配置を決定

- Assignment → Pin Planner
- PR_ERRPR AU24-
- PR_COMPLETE U9-
- CRC_ERROR U10
- clockout J11
- start PB B7 -
- reset A7
- clkin AN6 50MHz on-board clock

終わったら、再びCompileをする。



PR Partitionを作る

- Project Navigatorのcounterを右クリックして
 - Design Partition→Set as Design Partition
- Assignments→Design Partitions Window
- Design Partitions Windowが開くので、counterのAllow Multiple PersonasをONにする
 - Allow Multiple Personasが隠れている場合は、Design Partition Windowの上のフレームをクリックしてAllow Multiple Personasにチェックを入れる

<u>File Edit View Project Assignments Processing Tools Window H</u>	elp 🐬			Search altera.com 🔇
📗 🗋 😹 😹 🗠 🗠 📗 PW_MW_INT_HOST_TOP 💽 🕱	× _ 4 4 🗞 🖉 🖉 🕐 🕐 🖉	J 🛃 🤹 🍑 👗 🕘 🔻		
Project Navigator 무 & ×	Compilation Repor	t - PW_MW_INT_HOST_TOP		
Entity 🔺	Table of Contents 🛛 🗜 🗗	Flow Summary		
Stratix V: 5SGXEA7K2F40C2	Flow Settings Flow Settings Flow Non-Default Global S Flow Elapsed Time Flow Cog Analysis & Synthesis Fitter Assembler EDA Netlist Writer Flow Messages Flow Suppressed Message Flow Suppressed Message	Flow Status Quartus II 64-Bit Version Revision Name Top-level Entity Name Family Device Timing Models Logic utilization (in ALMs) Total registers Total pins Total pins Total virtual pins Total block memory bits Total block memory bits Total DSP Blocks Total ASSI STD RX PCSs Total HSSI STD RX PCSs Total HSSI GEN3 RX PCSs Total HSSI GEN3 RX PCSs Total HSSI STD TX PCSs Total HSSI STD TX PCSs Total HSSI GEN3 TX PCSs Total HSSI GEN3 TX PCSs Total HSSI GEN3 TX PCSs Total HSSI FIPE GEN1_2s Total HSSI GEN3s Total PLLs Total DLLs	Successful - Tue Nov 3 21:52:29 2015 13.1.0 Build 162 10/23/2013 SJ Full Version PW_MW_INT_HOST_TOP PW_MW_INT_HOST_TOP Stratix V SSGXEA7K2F40C2 Final 1,036 / 234,720 (< 1 %) 359 7 / 864 (< 1 %) 0 33,554,432 / 52,428,800 (64 %) 0 / 256 (0 %) 0 / 36 (0 %) 0 / 4 (0 %)	
Partition Name Netlist Type Color	Allow Multiple Personas	Input Persona		
E Top Source File	Not Applicable			
Counter:UA Post-Synthesis	On			
So commendation: 1 of 1 for	The se	elected partitions have not been c	ompiled	Details
× All S All ₽ Image: Search >> ₽ Image: Search >> Image: Search >> Image: Search >> Image: Search >> <td< td=""><td>~</td><td></td><td></td><td>A</td></td<>	~			A
Running Quartus II 64-Bit EDA Netlist Writer Command: quartus_edaread_settings_files=of Using INI file /home/asap/hunga/pr_ex/quartus	ffwrite_settings_files=off .ini	PW_MW_INT_HOST_TOP -c PW_MW	INT_HOST_TOP	T T

100% 00:10:02

LogicLock Regionを作る

- Project Navigaterのcounterを右クリックして
- LogicLock Region→Create New LogicLock Region
- AssignmentsをクリックしRogicLock Resion Windowを開く
- ・counterの設定を以下のようにする。
- Size: Fixed, Width: 3, Height 64, State: Locked

Origin: X50_Y1, Reserved: On, Enabled: Enable,

Partial Reconfiguration: Yes

Partial Reconfigurationが隠れていたらフレームをクリックしてチェックを入れると出てくる

次ページの図に示すように矢鱈と縦長だが、これは幅を増やすとConfiguration Data量が増えるため

サイズはいい加減なので調整してください



<u>File Edit View Project Assignments Processing Tools Window H</u>	ielp 💎			Search altera.com
📗 🗋 😹 😹 📩 🖏 🔄 🕫 🖓 📗 🛛 🔛 🖉	× 🖌 🥪 🍣 🔕 💿 🕨 🧭 🔕 🛈	👯 🤹 🕹 😻 👗 🕘 🐬		
Project Navigator 무 & ×	Compilation Report	- PW_MW_INT_HOST_TOP		
Entity 🔺	Table of Contents 무 문	Flow Summary		
Stratix V: 5SGXEA7K2F40C2	Flow Summary	Flow Status	Successful - Tue Nov 3 21:52:29 2015	<u> </u>
白 PW_MW_INT_HOST_TOP	Flow Settings	Quartus II 64-Bit Version	13.1.0 Build 162 10/23/2013 SJ Full Version	
	Elow Flansed Time	Top-level Entity Name	PW MW INT HOST TOP	
PRMW IntHost Controller:Int Host Inst	Flow OS Summary	Family	Stratix V	
PR_ROM:PR_ROM_inst	- 🖹 Flow Log	Device	5SGXEA7K2F40C2	
PR_MW_Verilog:U1	🖶 🚞 Analysis & Synthesis	Liming Models	Final 1 036 / 234 720 (< 1 %)	
Hierarchy Files & Design Units 19 IP Components		Total registers	359	
	🖶 🛅 TimeQuest Timing Analyz	Total pins	7/864(<1%)	
Tasks ₽ ₽ ×	🖶 🧰 EDA Netlist Writer	Total virtual pins	0	
Flow: Full Design Customize	Flow Messages	Total DIOCK memory DITS	33,554,432 / 52,428,800 (64 %)	
Tack	V Flow Suppressed Message	Total HSSI STD RX PCSs	0/36(0%)	
Assign Constraints		Total HSSI 10G RX PCSs	0/36(0%)	
?		Total HSSI GEN3 RX PCSs	0/36(0%)	
? 🖻 🕨 Analysis & Synthesis		Total HSSI PMA KX Deserializers	0/36(0%)	
Edit Settings		Total HSSI 10G TX PCSs	0/36(0%)	
Analysis & Elaboration		Total HSSI GEN3 TX PCSs	0/36(0%)	
Partition Merge		Total HSSI TX Channels	0/36(0%)	
		TOTAL HSSI PIPE GENI_2S	0/36(0%)	<u> </u>
Region Name Size Width	Height State	Origin Reserved Enabl	ed Partial Reconfiguration	<u> </u>
P Fixed P	130 Locked	X0_Y0 Off Enable	ed No	
Counter/I/A Eived 3	64 Locked	X50 X1 On Enabl	ed Ver	
	04 LUCKEU			
S 🥵 commendation: 1 of 1 for	The se	elected regions have not been com	npiled	🔻 Details
Partition Name Netlist Type Color	Allow Multiple Personas	Input Persona		
4				
C Counter:UA S Post-Synthesis	Not Applicable			
				<u> </u>
မိ 强 commendation: 1 of 1 for	★ 1 The set	elected partitions have not been c	ompiled	💌 Details
				18
All 🔯 🖾 🖄 / 💎 < <search>></search>	~			
Type ID Message				<u></u> ▲
Running Quartus II 64-Bit EDA Netlist Writer	**********			_

PR versionを作る

- Project Navigatorの下のフレームのRevisionをクリック
 - これは普通隠れているが矢印をクリックすると出てくる
 - ・現在のRevisionを右クリック Create Reconfigurable Revisionをクリック
 - ・名前を聞いてくるので適当に(ここではprtst)入れてやる→OK
 - ここで、一度Assemblerまで走らせる(これをやらないとstatic領域用のpersonaディレクトリを作ってくれない)
 - Project Navigatorの上のversion名の右をクリックしてversionを変更
- Assignment Setting→Filesでファイル名を表示
 - 最初のpersonaであるcouner_one.vをRemove
 - ・切り替え後のpersonaであるcounter_pwmをAdd
- Design Partition Windowのcounterを
 - Netlist Type: Source File、Allow Multiple Personas:Onに変更
- Assemblerまで走らせる

<u>File Edit View Project Assignments Processing Tools Window</u>	ここがRevisio	on名		Search altera.com
📗 🗋 🎯 🛃 🖇 🐁 🙈 🕫 🖓 📔 🛛 🔛 🖉		<u></u>		
Project Navigator 무 & ×	< 🍚 Compilation Report	- PW_MW_INT_HOST_TOP		
Compile All	Table of Contents 🛛 🖓 🗗	Flow Summary		
▶ Compile All Revision Type Next Stage PW_MW_INT_HOST_TOP Base ? PW_model Reconfigurable ? Prist Reconfigurable ? Piles P Design Units `` IP Components ? Tasks ₽ ₽ × Flow: Full Design Customize Task _ _ Customize Design Constraints _ _ _ Edit Settings _ _ _ Pile Normality S& Synthesis _ _ New Neport _ Analysis & Elaboration	Table of Contents Image: Second s	Flow Summary Flow Status Quartus II 64-Bit Version Revision Name Top-level Entity Name Family Device Timing Models Logic utilization (in ALMS) Total registers Total pins Total virtual pins Total block memory bits Total DSP Blocks Total DSP Blocks Total HSSI STD RX PCSs Total HSSI 10G RX PCSs Total HSSI GEN3 RX PCSs Total HSSI PMA RX Deserializers Total HSSI STD TX PCSs Total HSSI 10G TX PCSs Total HSSI 10G TX PCSs Total HSSI 10G TX PCSs Total HSSI GEN3 TX PCSs Total HSSI GEN3 TX PCSs Total HSSI GEN3 TX PCSs Total HSSI GEN3 TX PCSs	Successful - Wed Nov 4 10:35:44 2015 13.1.0 Build 162 10/23/2013 SJ Full Version PW_MW_INT_HOST_TOP PW_MW_INT_HOST_TOP Stratix V SSGXEA7K2F40C2 Final N/A until Partition Merge N/A until Partition Merge	
Analysis & Elaboration		Total HSSI TX Channels Total HSSI PIPE GEN1_2s	N/A until Partition Merge N/A until Partition Merge	-
× Design Name				
P Region Name Size Width Height Sta	ate Origin Reserved E	Enabled Partial Reconfiguration		1
Root Region Fixed 211 130 Loci	ked X0_Y0 Off E	Enabled No		
U Countorillà Eived 3 64 Loci		Enabled Voc	mondations	
		a ciclon Merge to obtain more recon	Incluations	Decais
Partition Name Netlist Type Color	Allow Multiple Personas	Input Persona		
P Design Partitions				
© □ < <new>> Source File</new>	Not Applicable			
5 Counter-IIA Doct-Synthesis	On	<u> </u>		
Section Section 2 1 for All Design Partitions	🔽 📩 🛃 Run Pa	artition Merge to obtain more recom	nmendations	▼ Details
× All ⊗ △ ▲ → マ < <search>></search>	~			
Type ID Message				
9 23030 Evaluation of Tcl script /opt/altera/13.1/qu	artus/common/tcl/apps/pr_man/q	pr_create_pr_revision.tcl was	successful	
v guartus il 04-Bit Shell was successful. U er	.tors, o warnings			
System A Processing (8)				<u>•</u>
				100% 00:00:02

	1 🚰 😹 🛃 🕹 🖓 😽	prtst			🖸 🕱 😤 🍃	• 🤪 💝 💊 🛛	0 🕨 🧭 🖄	0 2 2 .	🎐 🦥 👗 💿 💎			
Pro	ject Navigator				₽₽×							
	Compile All					prts	tを定義					
	Revision	Туре	Ne:	xt Stage								
Ð	PW_MW_INT_HOST_TOP	Base	🚹 Partit	ion Merge	2							
	Files Pesign Units	Keconfigurabl	e 🛛 Analys	회 & Synt					<u>AI</u>			
Tas	ks				₽ & ×			\sim		TTTC	RTT	
Flow	r: Full Design			- Cust	omize				UAK	102		
		Task ts nthesis									Version 13.1	March Marchael H
-	Edit Settin	gs rt Elaboration lerge	1									View New Quartus II Information Documentation Notification Center
×	Region Name	Size	Width	Height	State	Origin	Reserved	Enabled	Partial Reconfiguration			1
 .	LogicLock Regions	Fixed	211	120	Lockod	V0 V0	0#	Fushlad	Na	_		
ock		Fixed	211	150	LUCKed	<u></u> 10	UII	Enabled	NO	-		
ji cLo		Eivad	2	6/	Lackad	V50 V1		Enabled	Vor]		
Log	pommendation: 1 of	1 for J				<u></u>	<u>∎</u> "⊸ Re	commendatio	ins not available until after (compliation		Details
×	Partition Name	1	Netlist Typ	e	Color	Allow Multip	le Personas	5 P	Input Perso	าล		<u> </u>
n Pa t	Design Partitions One control of the second secon	1	lot Applicab	ie		Not Ap	olicable	persona/P	W_MW_INT_HOST_TOP.root	_partition.persona		_
esign	iommendation: 1 of	1 for	Empro			*	Î î_] ↓⊐ Re	commendatio	ons not available until after o	ompilation	1.2.	V Details
	All 🔕 🛆 🔬 🎤 🕅	쿠 < <search< td=""><td>>></td><td></td><td></td><td>~</td><td></td><td></td><td></td><td></td><td></td><td></td></search<>	>>			~						
Messages	System / Processing /											100% 00:00:02

100% 00:00:02

<u>File Edit View Project Assignments Pro</u>	ocessing <u>T</u> ools <u>W</u> indow	Help 🐬			Search	altera.com 🕥
📗 🗋 😂 😹 🏓 🐇 🛍 🖄 🕫 📯 📗 prtst	-	¥ 🖌 🤞 🥸 🧇 💿 🕨 🧳 🔕	🙂 🛃 🤹 🕹 😻 👗 💿 🔍 👘			
Project Navigator	4 8 2	K SRC/counter_pw	m.v 🛛 🎐 Compi	ation Report - prtst 🛛 🛛 🕅		
	Entity 2	Table of Contents 🛛 🖓 🗗	Flow Summary			
Entity Stratix V: 5SGXEA7K2F40C2 PW_MW_INT_HOST_TOP h PW_mw_INT_HOST_TOP h PR_counter:UA h PR_ROM:PR_ROM_inst PR_MW_IntHost_Controller:Int_Host_Inst PR_MW_Verilog:U1 PR_MALYSE		Flow Settings Flow Settings Flow Non-Default Global Flow Elapsed Time Flow CS Summary Flow Log Analysis & Synthesis Flow Messages Flow Suppressed Messages Flow Suppressed Messages	Flow Status Quartus II 64-Bit Version Revision Name Top-level Entity Name Family Device Timing Models Logic utilization (in ALMs) Total registers Total pins Total virtual pins Total block memory bits Total block memory bits Total DSP Blocks Total HSSI STD RX PCSs Total HSSI STD RX PCSs Total HSSI GEN3 RX PCSs Total HSSI GEN3 RX PCSs Total HSSI STD TX PCSs Total HSSI STD TX PCSs Total HSSI STD TX PCSs Total HSSI IOG TX PCSs Total HSSI GEN3 TX PCSs Total HSSI TX Channels Total HSSI PIPE GEN1_2s	Successful - Wed Nov 4 11:06:41 2015 13.1.0 Build 162 10/23/2013 SJ Full Version prtst PW_MW_INT_HOST_TOP Stratix V SSGXEA7K2F40C2 Final N/A until Partition Merge N/A until Partition Merge		
Region Name Size	Width Height Sta	ate Origin Reserved	Enabled Partial Reconfigurati	on	Onに設定して	<u> </u>
< <new>></new>					Compile→Asse	
Counter:UA Fixed	3 64 Loc	ked X50_Y1 On	Enabled Yes		mblen士 な 行 に	
Sommendation: 1 of 1 for All Logic	Lock Regions	💽 🎦 Run	Partition Merge to obtain more reco		mblerまで打つ	Details
× Partition Name Ne	etlist Type Color	Allow Multiple Personas	Input Pe	ersona		-
Image: Construction of the second	t Applicable ource File	Not Applicable On	persona/PW_MW_INT_HOST_TOP.	root_partition.persona		
sommendation: 1 of 1 for All Desig	n Partitions		Partition Merge to obtain more reco	ommendations		▼ Details
🕌 🗚 🔕 🛆 🔊 🛷 💎 < <search>></search>		~				
Type ID Message						<u> </u>
0 21057 Implemented 24 device 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	resources after synthe vsis & Synthesis was	esis - the final resource cou successful, 0 errors, 6 warni	nt might be different nas			
	1luniors age s		~ -			•
S I I						

ファイル変換の流れ

- persona2(counter_pwm)について、通常使うsofとmsf(Masked SRAM file)からpmsf(Pertial Masked SRAM file)を生成
- これをrbf(Raw binary File)に変換、その時にmif(Memory Initialize File)を作る
- ・mifファイルをPR_DATA.mifにコピーしてPR_ROM内にpersona2の Configuration Dataを入れてやる
- 最初のバージョンに戻ってsofを作り直す。これでPR_ROM内にPartial Reconfiguration用Configuration Fileが入っていて、現在はpersona1 が動作する設計ファイルができる
- これをボードにダウンロードして動かす。start_PBボタンを押すと Partial Reconfigurationが起きて、persona2に切り替わる。

psmfを生成する

- ・元のバージョンに戻る
- File->Convert Programming Files
- Windowがポップアップするので、
 - Programming File TypeをPartial-Masked SRAM Object File (.pmsf)に設定
 - (Marged Partial...というのもあるがこれは違うので注意!)
 - ・ 出力File nameを適当に設定(ここでは rtst1.pmsf)
 - Input files to convert
 - MSF Dataとしてはoutput_files/prtst.x50y1.msfを選択→Add
 - SOF Dataとしてはoutput_files/prtst.sofを選択→Add
 - ・つまりprtstバージョンのファイルを選択する
- Generateを押すとprtst1.psmfができる

rbf,mifを生成する

- 引き続きConvert Programming File Windowで
- Programming file typeをRaw Binary File for Partial Reconfiguration(.rbf) に設定(rbfは二つあるので注意!)
- File nameはprtst1.rbf(自動的に入る)
- Input files to convertで先に作ったprtst1.pmsfを指定
- Generate
- ここで、quartus.iniがquatus立ち上げ時に立ち上げディレクトリに置かれていれば、prtst1.rbfと共にprtst1.mifが生成される

mifを入れ替えて再アセンブル

- cp prtst1.mif SRC/PR_DATA.mif
- ・Versionが元のものであることを確認
- Processing->Update Memory Initialization Fileをクリック
- ・再びAssemblerを動かす(もう不必要と言われるが強行する)
 - ・注意!ここで、最初からコンパイルし直すと動かなくなる
 - ・これで半日潰した

PW_MW_HOST_INT.sofをボードにロード

- 通常の方法でUSB Blasterを使ってPW_MW_HOST_INT.sofをボード にダウンロードする
- ・clkoutのLED(一番端)がゆっくり点滅するはず。resetボタン(一番端) を押すと、リセットされるが点滅速度は変わらない。
- startPBのボタン(端から2番目)を押すと、Partial Reconfigurationが行われ、PR_COMPLETEのLEDが点灯する。失敗するとPR_ERRORも同時に点灯する
- clkoutのLEDが激しく点滅する。
- resetボタン(一番端)を押しても、もうpersonaは変わったので、元の ゆっくりしたLEDの点滅には戻らない。

もちろんこれはデモとしてダメだろう

- これってボタンを押してLEDの点滅が変わるだけじゃん。こんなの簡単に設計できるじゃん。
- いやいやそうじゃないでしょう。ほら、resetを押しても最初の点滅速度に戻らないでしょう。普通のディジタル回路なら、resetすればゆっくりした点滅に戻るはずでしょう。これはpartial reconfigurationが行われて回路自体が入れ替わっちゃったからなんだよ。
- そんなのreset回路に細工すればすぐできるじゃん。partial reconfigurationのアピールにはなってないよ。
- いやいやConfiguration Speedも劇的に上がってるよ。USBBlasterでConfigurationしたときは3分くらいかかったでしょう。これが一瞬でできちゃうんだよ!
- でも、それは最初にUSBBlasterでPartial Reconfigurationする設計分も送ったからじゃないの?
- ま、ある意味そうだけど。。。。。
- もっとアピールするデモを作りたい

では開発時間が減るか?

- ・persona2、つまりここではcounter_pwm.vを書き換えてみよう。
- 本当はこれをAnalysis→Assemblerする時間が、元の設計よりも劇的に小さくなるはずだ。
- ・しかし、実際はAssemblerが、謎のエラーで落ちてしまう。
- このエラーを回避するためにはVersionを元に戻して、元の Analysis→Assemblerまで全て流してから、Versionをprtstに切り替え て再びAnalysis→Assemblerまで実行しなければならない。
- ・結論として高速になるどころが、設計時間は2倍になる。
- ・これは、たぶんQuartus IIのバグであり、修正されることを期待したい

シミュレーションができない

- Partial Reconfiguration用のMegaFunctionのシミュレーション用ファイ ルがEncryptionされていてシミュレーションの方法が分からない
- ・どなたかわかる方は教えてくださいませ

Configuration Dataのファイルが大きすぎるのでは?

- ・PR_ROMはもっと小さくしても今回レベルのpersonaならば大丈夫
- Scrubモードにすれば減るはず
 - ・ rbfを生成する際にpmsfファイルを選択してOptionをクリック
 - Scrubモードと圧縮モードがあるのでこれを選択して生成
 - ・効果は次ページ参照
 - ScrubモードはPartitionのやり方に制限がある
 - ・ 動作自体は確認
 - 圧縮モードは多分このControllerでは動かない
 - と思ったが動いた!
 - ちなみにScrubモード+Compressも動いた



寂しいので誰か一緒にやりましょう

 情報交換をお願いします。トライしてみた人は、やっている人は <u>hunga@am.ics.keio.ac.jp</u>にメールください。