# 複数ホストリンクを用いた NoC 向け低遅延トポロジ

河野 隆太<sup>†</sup> 藤原 一毅<sup>††</sup> 松谷 宏紀<sup>†</sup> 天野 英晴<sup>†</sup> 鯉渕 道紘<sup>††</sup>

† 慶應義塾大学大学院 理工学研究科 223-8522 神奈川県横浜市港北区日吉 3-14-1
†† 国立情報学研究所 101-8430 東京都千代田区ーツ橋 2-1-2

E-mail: <sup>†</sup>{kawano,hunga}@am.ics.keio.ac.jp, <sup>†</sup>†{ikki,koibuchi}@nii.ac.jp, <sup>†</sup>†<sup>†</sup>matutani@arc.ics.keio.ac.jp

あらまし 近年のメニーコア・アーキテクチャでは,コアの数は増加の一途を辿っており,コア間の通信遅延がア プリケーションに与える影響が益々大きくなってきている.コア間の通信にはパケット・ネットワーク構造(Network-on-Chip, NoC)が広く用いられるため,コア間トポロジが通信遅延に大きく影響する。そこで、本研究報告で は、end-to-end 通信遅延を削減するために、規則的なルータ間トポロジに対し、複数リンクを単一コアとランダムに 選択した複数ルータに接続する方法を提案する。フリットレベルのネットワークシミュレーションの結果,ランダム コアリンクを用いた我々のトポロジは,従来のトポロジに比べ,平均遅延を最大27%減少させた. キーワード チップ内ネットワーク、トポロジ,相互結合網

A low latency topology for NoC using multiple host links Ryuta KAWANO<sup>†</sup>, Ikki FUJIWARA<sup>††</sup>, Hiroki MATSUTANI<sup>†</sup>, Hideharu AMANO<sup>†</sup>, and Michihiro KOIBUCHI<sup>††</sup>

† Graduate School of Science and Technology, Keio University Hiyoshi 3–14–1, Kohoku-ku, Yokohama, Kanagawa, 223–8522 Japan

†† National Institute of Informatics Hitotsubashi 2–1–2, Chiyoda-ku, Tokyo, 101–8430 Japan E-mail: †{kawano,hunga}@am.ics.keio.ac.jp, ††{ikki,koibuchi}@nii.ac.jp, †††matutani@arc.ics.keio.ac.jp

**Abstract** In recent many-core architectures, the number of cores has been steadily increasing. Therefore, network latency between cores has become a more important issue for applications. Because packet network structures (Network-on-Chip, NoC) are widely used for core-to-core communications, a topology among cores has a major impact on network latency. Therefore, in this research, to reduce end-to-end communication latency, we propose a method to build network topologies by adding multiple links between a single core and randomly selected multiple routers on a regular topology of routers. Results obtained with flit-level discrete event simulation show that our random-core-link topologies achieved the average latency up to 27% lower than that of baseline topologies. **Key words** Network-on-Chip (NoC), topology, interconnection networks

1. はじめに

近年のメニーコア・計算機アーキテクチャでは,コア数が増加の一途を辿っている。そのため、コア間の通信遅延がアプリケーションに与える影響が益々大きくなってきている.コア間の通信にはパケット転送を用いたネットワーク構造(Networkon-Chip, NoC)[1]が広く用いられるため,コア間ネットワークトポロジが通信遅延に大きく影響する。

従来、チップ内ネットワークのトポロジの研究はルータを頂 点としたグラフにモデル化し、直径および平均距離などの指 標に基づいて最適化し、生成されることが多かった。しかし、 この生成グラフに基づくネットワークトポロジは、すべての end-to-end 通信遅延に対して、最初と最後の 1hop、すなわち コアールータ間の遅延が別途加算されることになる。

そこで、我々は、既存のルータ間トポロジに、コアから直接 複数の(ショートカット)リンクを(ランダムに選択した)異 なるルータに接続するトポロジを提案する。最近の我々の成果 から、相互結合網においてランダムにコアールータ間を接続す ることでトポロジの平均距離、直径ともに劇的に改善されるこ とが分かっている[2]。そこで、我々はこれらの成果をふまえ、 チップ内ネットワーク向けに、配線密度、および各配線長を一 定以下に抑える制限を課したランダムトポロジを追求する。た だし、上記の研究[2]や特殊なトポロジ[3]と異なり、コアの軽 量化のため、各コアは中間ノードとして(自身へ、あるいは自 身からのパケット以外の)パケット処理、つまりルーティング は行わないこととする。

本論文で得られた知見は以下である。

ランダムに選択したルータとコア間リンク(以後ランダムコアリンクと呼ぶ)をコア当たり3本追加することで、64ルータネットワークにおいて37%の最悪通信遅延と51%の平均通信遅延の削減が達成できることが分かった。このランダムコアリンクはマンハッタン距離で6コア長以内という制約を課しても、この遅延削減効果は得られた。

ランダムコアリンクは、ルータ間トポロジとして、2次

-1 -



(c) H-Tree / Fat Tree (1,4,1)

(b) 2-D torus

0

0



(d) Hypercube

図 1 典型的な接続網の 2 次元レイアウト (16 コア)

元メッシュのみならず、2次元トーラス、次数5のツリーに対し て適用した場合にも通信遅延の削減効果が高いことが分かった。

• ネットワークシミュレーションの結果、従来のトポロジ と比べ,遅延を最大 27%減少させた.

 ランダムコアリンクを用いたトポロジは、同程度の総配 線長で構成されるルータ間にリンクを付加したトポロジに比べ、
総配線長に対する遅延を大きく削減できた。

以後、2.章において関連研究を述べ,3.章において,ランダ ムコアリンクを用いたトポロジの提案を行う.4.章において、 ランダムコアリンクを用いたトポロジの end-to-end 通信遅延 の解析、5.章においてネットワークシミュレーションによる 遅延およびスループットの測定を行う.6.章ではルータ間にラ ンダムなリンクを付加したトポロジとの比較を行い,最後に7. 章においてまとめと今後の課題を述べる。

#### 2. 関連研究

#### 2.1 低遅延通信技術

チップ内ネットワークにおいて、これまで1サイクル、ある

いは2サイクルでパケットを転送可能な低遅延ルータ[4]、トラ ヒックパターン、負荷に応じて混雑を避ける経路を動的に選択 する適応型ルーティング、ワームホールスイッチングの利用な ど、種々の低遅延通信技術が設計されてきた。特にワームホー ルスイッチングの利用により、長いパケットの end-to-end 通 信遅延に対する経由(ルータ)ホップ数が与える影響を抑えるこ とができるようになった。

しかし、パケットサイズは通常、極めて短い場合が多い。例 えば、TRIPS では, On-Chip Network (OCN) におけるトラ フィックはメモリ転送が多く, キャッシュの line size である 64-Byte 転送は 5-flit パケットに, データ転送要求などの細 かい通信は 1-flit パケットとして転送する.さらに, Operand Network (OPN) には演算データが流れるが, 90% のパケット は 99-bit 以下であり, 1-flit パケットに収まる [5] [6].このよ うな場合、通信遅延を削減するためには、トポロジ自体の改良 が重要となる。

2.2 NoC トポロジとレイアウト

直径、平均距離の小さなトポロジとそのレイアウトについて

-2 -

は、様々な提案が成されている。図 1 に典型的なトポロジを 示す。各丸頂点はコア、黒四角頂点はルータを示す。4. 章のグ ラフ解析では,ルータ間トポロジに 2-D Mesh (図 1(a)), 2-D Torus (図 1(b)), H-Tree (図 1(c)), Hypercube (図 1(d)) を採 用し,5. 章のネットワークシミュレーションでは,ルータ間ト ポロジに 2-D Mesh を採用した.

H-Tree はツリー構造をベースとするもっとも単純なトポロ ジであり,最上位のルータを除く全てのルータが,上位のルー タ向けのリンクを1本持ち,下位のルータ向けのリンクを4本 持つ.ツリーのルート付近のルータは常に混雑しやすいため, 二分帯域幅が小さい特徴を持つ.

これらの規則的なトポロジに加えて、ランダムトポロジに ついても議論がなされている。ランダムグラフを用いたネット ワークが,そのスモールワールド性により,従来の規則的なト ポロジに比べて直径や平均最短距離を小さくできることが報告 されている.このようなネットワークは遅延性能に対して配線 長が大きくなる傾向があるため,配線長を抑えるようなレイア ウトの工夫があるが[7]、十分な性能が期待される[8].

3. ランダムコアリンク・トポロジ



本論文で提案するトポロジにおけるランダムコアリンクの接 続を図2に示す.この図においてランダムコアリンクを点線で 示しており,通常のルータ間トポロジに対し,各コアからラン ダムに選択したルータに対し追加リンクを接続する.

コア当たりの追加リンクの本数(x)は各コア間で等しく、コ アからのリンクは互いに異なるルータに繋がるものとする.また、コア・ルータ間のリンク追加に伴うルータの増加ポート数 は各ルータ間で等しいこととする.

さらに,追加リンクの長さを制限することによる性能の変化 を調べるため,トポロジ内のランダムコアリンクの長さの上限 である接続半径(y)を設定した.ここで,yは,各コアのロー カルルータ(ランダムリンクを用いない場合に各コアが接続し ているルータ)と,そのコアが接続可能なルータとの間のマン ハッタン距離(コア長)の上限を表す.

### 4. 解 析

本章ではグラフ解析を用いることにより,従来のトポロジと, 複数ランダムコアリンクを用いたトポロジの評価を行う.具体 的には,経由ルータ数及び経路上の配線距離を考慮にいれたコ ア間の平均 Zero-load 遅延の評価を行う.

今後,評価対象のトポロジは"TOPOLOGY-*x-y*" と表記する.この表記は,TOPOLOGY がルータ間トポロジ,*x* がコア あたりのランダムリンクの本数,*y* がランダムコアリンクの長 さの上限 (コア長) を表す.

x = 0の時,存在するコア・ルータ間のリンクは,同じ2次元 座標に位置するコア・ルータ間のローカルなリンクのみである.

そして,本章では,以下に示すランダムコアリンクを用いた トポロジについて,グラフ解析を用いた遅延評価を行う.

 2D-MESH-*x*-*y*: ルータ間のトポロジは Mesh であり,各 コアは *x* 本のリンクをマンハッタン距離が *y*(コア長) 以内の ルータへ接続する.

 2D-TORUS-*x-y*: ルータ間のトポロジは Torus であり, 他の条件は 2D-MESH-*x-y* と同様である.

H-TREE-*x-y*: ルータ間のトポロジは H-Tree であり,他の条件は 2D-MESH-*x-y* と同様である.

HYPERCUBE-*x*-*y*: ルータ間のトポロジは Hypercube
であり,他の条件は 2D-MESH-*x*-*y* と同様である.

各トポロジのレイアウトについては、直感的な方法 (図 1) に 基づいて行う。2D-MESH のルータ間リンク長は全て1 コア長 となり,その他のトポロジでは,コア長が1を上回るような長 距離リンクが存在する.

コア間のフリット通信において,コアからローカルルータ, ローカルルータからコアへの転送遅延を1[cycle],ルータを通過 する遅延を2[cycles],そしてルータ間の配線での転送遅延を1 コア長あたり1[cycle / コア長]とした.

先述の通り, 各コアでのパケットフォワーディングは行わな いものとした.

また,ルータ間トポロジが H-TREE の場合は,コアからの ランダムリンクの接続先として,ハブとなっているルータは選 ばないこととした.

4.1 ランダムコアリンク数

はじめに, 各コアにおけるランダムリンク数 (*x*) を増加させ た場合の平均 Zero-load 遅延の変化について解析する.

図 3-6 は 16,64 コアの NoC トポロジにおける 1 コアあたり のランダムリンク数と最大・平均 Zero-load 遅延の関係を示し ている.ここで,ランダムリンクの接続先として許されるロー カルコアからのコア距離(y)を,16 コアでは 2,64 コアでは 4 とした.また,各プロット値では,乱数を変えて 10 個のトポ ロジを生成し,それぞれの計測値の平均値と標準偏差をとって いる.

これらの図より,最大 Zero-load 遅延についてはルータ間が H-TREE の場合を除く全ての場合で遅延を削減でき,平均 Zero-load 遅延については,全てのルータ間トポロジにおいて 遅延削減の効果が得られることが分かった.特に 2DMESH の



図 3 16 コア, *y* = 2 における各トポロジのランダムコアリンク数と 最大 Zero-load 遅延



図 4 16 コア, y = 2 における各トポロジのランダムコアリンク数と
平均 Zero-load 遅延



図 5 64 コア, *y* = 4 における各トポロジのランダムコアリンク数と 最大 Zero-load 遅延

場合は,64 コアのトポロジにおいて1 コアあたりランダムリン クを3本付加することにより,ランダムリンクを用いる前のト ポロジと比べて最大,平均の Zero-load 遅延をそれぞれ37%, 51%削減可能であることが分かった.

また,H-TREE が最大 Zero-load 遅延を減らすことができな いのは,ランダムリンクの接続先であるルータが,HTREEの 階層構造の末端に位置するため,リンク付加による遅延削減の 効果が局所的となってしまうことが原因と考えられる.

4.2 ランダムリンクの接続半径

ここでは,各コアにおけるランダムリンクのコア距離での接 続半径(y)を増加させたときの遅延の変化について解析する. 予測されうることとして,接続半径が増えるほど接続先の候補



図 6 64 コア, y = 4 における各トポロジのランダムコアリンク数と
平均 Zero-load 遅延

となるルータ数が増えるため,コア間の遅延が小さくなること が挙げられる.



図 7 16 コア, x = 1 における各トポロジのランダムコアリンク数と
平均 Zero-load 遅延



図 8 64 コア, x = 1 における各トポロジのランダムコアリンク数と
平均 Zero-load 遅延

図 7,8 は,16 コア及び 64 コアの NoC トポロジにおけるラ ンダムリンクの接続可能半径と平均 Zero-load 遅延の関係を示 している.4.1 章と同様に,各プロット値は乱数の異なる 10 個 のトポロジについて,平均値と標準偏差を求めている.ここで, 追加ランダムリンク数 (x)を1とした.4x4,8x8のコア配列に おける最長のコア間距離はそれぞれ 6,14 であるため,4x4の コア配列ではy = 6の時,8x8のコア配列ではy = 14の時, 完全にランダムなコアリンクの接続が実現されている.

これらの図において,半径の増加に伴い遅延は単調に減少し

ているが,接続可能半径の増加に伴い,遅延削減の効果は次第 に穏やかになっている.例えば,ルータ間が Mesh の場合,ラ ンダムコアリンクを使わない場合と比べた平均遅延削減の効果 は次のとおりである.まず,16 コアの場合の削減率は,y = 2で 28%,y = 3 で 32% であるのに対し,完全にランダムなコ アリンクの接続が実現されている y = 6 の時,34% にとどま る.また,64 コアの場合,y = 4 で 27%,y = 6 で 33% であ るのに対し,完全にランダム接続である y = 14 で 40% にとど まる.

長距離の配線はコスト・電力の面から不利であるため,接続 半径をある程度小さくする設計が,性能対コストの面で有利で あると結論づけられる.

5. ネットワークシミュレーション

本章では,ランダムコアリンクのネットワーク性能への影響 を調べるため,遅延を評価した.

5.1 シミュレーション環境

複数ランダムコアリンクを用いたトポロジの性能評価のために、マルチコアプロセッサのフルシステムシミュレータであるGEM5[9]を使用した。GEM5は、C++及びPythonで実装されており、プロセッサの詳細なシミュレーションに加え、NoCを対象にしたネットワークシミュレーション機能も有している。ネットワークトポロジの生成部分はPythonで記述されている。本研究では疑似乱数を生成することで、複数のコアリンクをランダムに生成した。

フリットがルータを通過する遅延は最低 2[cycles] とした.また,リンク遅延は,リンク長に関わらず 1[cycles] とした.各コ アは独立してネットワークにフリットを注入するものとし,フ リットサイズは 128 ビットとした.

スイッチング方式としてバーチャルカットスルーを用いるこ ととし,全てのトポロジにおいて仮想チャネルは4本とした. また,ルータ間のトポロジには Mesh を採用し,ルータ間の ルーティングには XY ルーティングを用いた.

ランダムコアリンクを用いたトポロジにおいては,経路とし て用いる送信コアおよび受信コアのリンクを選択する際は,最 短経路になるようなリンクを選ぶこととした.また,先述のと おり,コア上でのルーティングは禁止した.

5.2 ネットワーク性能の評価

図 9-12 は, ランダムに宛先を選択する Uniform トラフィッ クと,合成トラフィックである Bit complement トラフィック を,コア数 16,64 のネットワークに注入した場合のシミュレー ション結果である.ここで,接続半径は y = 2(コア数 16),4( コア数 64) とし,追加リンク数 x = 0,1,3 の 3 つについて評価を 行った.縦軸はフリットが生成されてから宛先コアに到達する までのコア間の平均遅延を,横軸は各コアの送信フリットレー トである Injection rate を示す.

これらの図から, 2D-MESH-*x-y* はコアリンク数の増加に伴 い,低負荷時の遅延が削減できる.特に,コア数が64, *y* = 4の 場合,ランダムコアリンクを3本付加することにより,Uniform Traffic では27%, Bit complement Traffic では26%の遅延削







図 10 16 コアにおけるネットワーク性能 (16 コア, Bit complement トラフィック)



図 11 64 コアにおけるネットワーク性能 (64 コア, Uniform トラ フィック)

減効果が得られた.

しかし,図 10,図 12 に示すように,特に Bit complement Traffic において,ランダムリンクを付加することによりスルー プットが減少している.これは,今回の評価におけるルーティ ングが1つの最短経路に転送経路を限定するようなルーティン グであるため,リンク付加によりルータ間トポロジにおける ロードバランシングが悪化していることが原因と考えられる.

このような問題を解決する手法として,複数の最短経路及び 非最短経路を許すようなルーティングを実装し,ロードバラン シングを図ることが考えられる.このようなルーティング手法 の実装および評価は今後の課題である.



図 12 64 コアにおけるネットワーク性能 (64 コア, Bit complement トラフィック)

# ルータ間ランダムトポロジとの性能・総配線 長の比較

我々は従来の研究において,ルータ間のトポロジを最適化す ることよりも,コアから複数ルータへのリンク接続を増やすこ とによる遅延削減効果が大きいことを示している[2].このこ とが NoC 向けトポロジにおいても同様であることを示すため, 本章ではルータ間にランダムトポロジを適用した場合との遅 延・総配線長の比較を行う.



図 13 64 コアにおける各トポロジの総配線長と平均 Zero-load 遅延

図 13 は, ランダムコアリンクを用いたトポロジとルータ間 ランダムトポロジの比較を示す.横軸はトポロジの総配線長を コア長で表したものであり,縦軸は平均 Zero-load 遅延を示す.

ランダムコアリンクを用いたトポロジにおいて,コア間トポロジとして 2D-MESH, 2D-TORUS の 2 種類を挙げた.これらは追加リンク数 (x) は 1 であり,接続半径 (y) を 2-6 の間で変化させている.一方,ルータ間ランダムトポロジにおいて,ルータ間の接続に使われる各ルータのポート数 (d) を 4 とした.コア数は 64 でそろえた.

図 13 より,同程度の総配線長においてランダムコアリンク を用いたトポロジの方が平均 Zero-load 遅延が大幅に小さいこ とが分かる.この結果は.ルータ間の経路で遅延を小さくする よりも,コア・ルータ間での経路で遅延を小さくする工夫の方 がより有用であるという我々の従来の研究成果によって裏付け されている.

## 7. まとめと今後の展望

本研究では,単一コアと複数ルータとの間でランダムなショー トカットリンクを接続し,チップ上のネットワークにおける遅 延の削減を目指した.

ランダムコアリンクの付加により,コア間のホップ数や Zeroload 遅延が劇的に改善する.この効果は,スイッチ間トポロジ においてランダムにリンクを付加するよりも効率的であること も分かった.

さらに,フリットレベルシミュレーションにより,ランダム コアリンクを用いたトポロジは,従来のトポロジに比べ,低負 荷時の平均遅延を最大 27%減少させた.

今後の課題としては,ランダム性を生かしてスループット向 上を実現するルーティング手法の開発及び,3次元積層のネッ トワークオンチップにおいて、垂直方向への(異なるチップの) ルータに対して、ランダムコアリンクを追加した場合の通信遅 延の評価,さらに,end-to-endのパケットの転送エネルギーを 削減するための提案手法の改良などが挙げられる.

謝 辞 本研究の一部は科学研究費 (若手 22700061)、および 国立情報学研究所公募型共同研究 (一般研究公募型)の助成を 受けたものである。

献

文

- W. J. Dally and B. Towles: "Route Packets, Not Wires: On-Chip Interconnection Networks", Proceedings of the Design Automation Conference (DAC'01), pp. 684–689 (2001).
- [2] 河野,藤原,松谷,天野,鯉渕: "ホストから複数リンクを用いた 低遅延ネットワークトポロジ",電子情報通信学会技術研究報告 CPSY2012-77 (2013).
- [3] H. Matsutani, M. Koibuchi, Y. Yamada, D. F. Hsu and H. Amano: "Fat H-Tree: A Cost-Efficient Tree-Based On-Chip Network", IEEE Transactions on Parallel and Distributed Systems, 20, 8, pp. 1126–1141 (2009).
- [4] H. Matsutani, M. Koibuchi, H. Amano and T. Yoshinaga: "Prediction Router: Yet Another Low Latency On-Chip Router Architecture", Proceedings of the International Symposium on High-Performance Computer Architecture (HPCA'09), pp. 367–378 (2009).
- [5] D.Burger, S.W.Keckler, K. McKinley, M.Dahlin, L. John, C.Lin, C. Moore, J.Burrill, R. McDonald, W.Yoder and the TRIPS Team: "Scaling to the End of Silicon with EDGE Architectures", IEEE Computer, **37**, 7, pp. 44–55 (2004).
- [6] P. Gratz, C. Kim, K. Sankaralingam, H. Hanson, P. Shivakumar, S. W. Keckler and D. Burger: "On-Chip Interconnection Networks of the TRIPS Chip", IEEE Micro, 27, pp. 41–50 (2007).
- [7] Ü. Y. Ogras and R. Marculescu: ""it's a small world after all": Noc performance optimization via long-range link insertion", IEEE Trans. VLSI Syst., 14, 7, pp. 693–706 (2006).
- [8] 飯尾, 平木: "三次元トポロジ NoC の比較評価", 先進的計算基 盤システムシンポジウム SACSIS (2012).
- [9] N. Binkert, B. Beckmann, G. Black, S. K. Reinhardt, A. Saidi, A. Basu, J. Hestness, D. R. Hower, T. Krishna, S. Sardashti, R. Sen, K. Sewell, M. Shoaib, N. Vaish, M. D. Hill and D. A. Wood: "The gem5 Simulator", ACM SIGARCH Computer Architecture News, **39**, 2, pp. 1–7 (2011).