第3回研究会（デザインガイア）プログラム
- 【日時】2005年11月30日（木）〜12月2日（金）
- 【会場】北九州国際会議場
- 【その他】VLD，ICD，DC，IPSJ-SLDM，CPSY，IPJS-ARCと併催
| 11月30日(水) 午後 アーキテクチャI 14:40 - 15:55 |
|||
| (1) | 14:40-15:05 | 粒度可変構造を持つ再構成論理セルアーキテクチャの提案 | ○尼崎太樹・中山英明・濱邊直人・飯田全広・末吉敏則（熊本大） |
| (2) | 15:05-15:30 | 粒度可変構造を持つ再構成論理セルを用いた基本演算回路の実装 | ○濱邊直人・中山英明・尼崎太樹・飯田全広・末吉敏則（熊本大） |
| (3) | 15:30-15:55 | 無線物理層のためのリコンフィグアラブルハードウェア構成法の一検討 | ○和田善生（サムスン） |
| 11月30日(水) 午後 アプリケーションI 16:10 - 17:25 |
|||
| (4) | 16:10-16:35 | ダイナミックリコンフィギュラブルプロセッサDAPDNA-2による一次元／二次元FFTの実装 | ○斯波康祐・今泉篤志・佐久間 健（アイピーフレックス） |
| (5) | 16:35-17:00 | 動的リコンフィギャラブルプロセッサDRP-1におけるアダプティブコンピューティング | ○阿部昌平・長谷川揚平（慶大）・戸井崇雄・犬尾 武（NEC）・天野英晴（慶大） |
| (6) | 17:00-17:25 | リアルタイム組込みシステムの動的再構成可能プロセッサへの一実装方法の提案 | ○中橋 亮・木谷友哉（阪大）・安本慶一（奈良先端大）・中田明夫・東野輝夫（阪大） |
| 12月1日(木) 午前 ネットワーク 09:30 - 10:45 |
|||
| (7) | 09:30-09:55 | リコンフィギュアラブルプロセッサを用いた最短経路探索に関する一検討 | ○清水 翔・荒川 豊・山中直明（慶大）・斯波康祐（アイピーフレックス） |
| (8) | 09:55-10:20 | 動的再構成を用いたアプリケーションレイヤ処理エンジンの設計 | ○菅原 豊・稲葉真理・平木 敬（東大） |
| (9) | 10:20-10:45 | A solution for perfect classified networks | ○Charlotte Roesener・Hidetaka Kojou・Hiroaki Nishi（Keio Univ.） |
| 12月1日(木) 午後 セキュリティとディペンダビリティ 11:00 - 12:15 |
|||
| (10) | 11:00-11:25 | 動的再構成プロセッサに搭載した異常通信の探知機能 | ○磯部隆史・西村信治（日立） |
| (11) | 11:25-11:50 | FPGAを用いたウイルスチェックシステムの提案 | ○嶋根 景（東邦大）・飯島洋祐（筑波大）・高橋栄一（産総研）・古谷立美（東邦大）・樋口哲也（産総研） |
| (12) | 11:50-12:15 | リコンフィギュレーションによるFPGAの固定故障検出 | ○中村洋介・平木 敬（東大） |
| 12月1日(木) 午後 アーキテクチャII 13:30 - 15:10 |
|||
| (13) | 13:30-13:55 | ディジタルメディア向け再構成型プロセッサFE-GAの概要 | ○津野田賢伸・高田雅士・秋田庸平・田中博志・佐藤真琴・伊藤雅樹（日立） |
| (14) | 13:55-14:20 | 構成情報の階層記憶制御による再構成型プロセッサFE-GAの性能／面積比の向上 | ○高田雅士・津野田賢伸・秋田庸平・田中博志・佐藤真琴・伊藤雅樹（日立） |
| (15) | 14:20-14:45 | 再構成プロセッサFE-GAのオーディオ処理への応用 | ○田中博志・津野田賢伸・秋田庸平・高田雅士・伊藤雅樹・佐藤真琴（日立） |
| (16) | 14:45-15:10 | 再構成プロセッサFE-GA上へのFFTのマッピング | ○佐藤真琴・田中博志・津野田賢伸・高田雅士・秋田庸平・伊藤雅樹（日立） |
| 12月1日(木) 午後 アプリケーションII 15:25 - 16:40 |
|||
| (17) | 15:25-15:50 | ソフトプロセッサコアを用いたH.264/AVCエンコーダのFPGA実装 | ○岡本 豊・岩井啓輔・黒川恭一（防衛大） |
| (18) | 15:50-16:15 | リコンフィギャラブルデバイスを用いたバイラテラル鉗子ロボット用制御器の実装 | ○石井恵奈・西 宏章・大西公平（慶大） |
| (19) | 16:15-16:40 | オブジェクト認識処理用高速リコンフィギャラブルシステムの検討 | ○廉田 浩・笠木伸悟（九大）・若谷彰良（甲南大） |
| 12月2日(金) 午前 ハードウェアマネジメント 09:30 - 10:20 |
|||
| (20) | 09:30-09:55 | 動的リコンフィギャラブルシステムにおける再構成管理機構の開発 | ○須崎貴憲・坂本伊左雄（熊本大）・柴村英智・飯田全広（熊本大/JST）・久我守弘・末吉敏則（熊本大） |
| (21) | 09:55-10:20 | Online FPGA Placement under I/O Timing Constraints | Mitsuru Tomono・Masaki Nakanishi・○Shigeru Yamashita・Katsumasa Watanabe（NAIST） |
| 12月2日(金) 午前 高速化技法 11:00 - 12:15 |
|||
| (22) | 11:00-11:25 | PGRのためのPCI-Expressモジュールの実装と評価 | ○濱田 剛（理研）・奥山祐市（会津大）・中里直人（理研） |
| (23) | 11:25-11:50 | 演算部再構成可能高機能メモリコントローラの評価 | ○今井俊晴・田中清史（北陸先端大） |
| (24) | 11:50-12:15 | リコンフィギャラブルクラスタコンピューティングに向けたFPGAボードの開発 | ○邊輪一人・岡嶋知宏（熊本大）・柴村英智・飯田全広（熊本大/JST）・久我守弘・末吉敏則（熊本大） |