最終更新: 2010.8.31
Club Layoutは、VDECで提供される最新プロセスであるe-shuttle 65nmプロセス、 renesas 40nmプロセスを中心として、そのディジタル設計ノウハウを研究し、情報交換を行う同好会的なクラブです。 Club Layoutは気軽な情報交換と、多少いい加減なノウハウでもとにかく蓄積すること、交換することで、VDECを中心としてチップを設計しようとするディジタル設計者を支援することを目的とするwebおよびメーリングリストから成る組織です。
Club Layoutの会員になるためには、e-shuttle 65nmプロセス、renusas 40nmプロセスのチップを開発するためにNDA契約を結んだ組織の一員であることが必要です。しかし、Club Layoutのwebやメールで流れる情報には、そのプロセスのテクノロジに関連する秘密情報は含まれません。 webやメールでは、設計ノウハウ、特にtcl、デザインフロー、設計戦譜をやりとりしたり質問に答えたりすることで設計を支援します。それぞれのプロセスのテクノロジファイルやライブラリはそれぞれの大学において NDA契約を結んだ組織が管理し、Club Layoutには置きませんし、情報交換の対象になりません。しかし、本webやメール中の情報はテクノロジに関連するものが含まれる可能性があるため、上記のルールは必要です。このClubの精神は閉鎖的ではないですが、基本的にClub内の情報は、 NDA契約を結んでチップを設計する技術者、学生以外には意味がないものに限られます。したがって、このClubをこれ以上オープンにしても意味がないと言えます。会員は、NDA契約に忠実に従って情報を交換してください。
日本はSoCでは世界でトップレベルの国であるにも関わらず、大学で大規模なディジタル設計を行う所が少ないです。様々なチップ関連の国際学会で、 ASICチップ、プロセッサなどの大規模ディジタルチップの設計例が韓国、台湾、中国の大学からは数多く発表されるのに、残念なことに日本からの発表例は、ほとんど見当たりません。アナログ屋さんはまだしも元気なのに特に大規模ディジタル回路の発表が少ないです。大学では常に新しいことをやらなければなりません。新しいアルゴリズム、新しいアーキテクチャを最新のチップに組み込むには新しい設計法が必要です。しかし、不幸にして多くのディジタル設計者は、アーキテクチャの評価や Verilog記述は得意でも、レイアウト設計、チップ設計が強くないです。強くないにも関わらず、新しい要素の入った大規模なディジタル回路を設計、実装しないと新しいことができず、研究にならない、これがディジタル設計者のジレンマです。
ではなぜ韓国、台湾、中国にできて日本に出来ないのか、というと、政府と半導体企業がなぜか大規模ディジタル設計者に冷たいのが一つの原因です。諸外国は、政府と有名企業の強力なバックアップを受けてすごい熱気でチップを実装します。日本は昔から国の資金はほとんどがプロセス開発に回り、ディジタル設計分野は冷遇されてきましたし、最大の味方であるはずの半導体企業は再編に追われてそれどころではありません。しかし、嘆いても仕方ありません。 Club Layoutは、ノウハウの共有、蓄積によってディジタル設計者の負担を楽にすることによって、このジレンマを克服し、日本の大学が大規模なディジタルチップを数多く開発して、諸外国に肩を並べることを目標とします。
理工系の人気が落ち、中でも電気系、情報系の人気が落ち、その中でもディジタル設計者の人気が落ちています。産業界でのニーズは高く、就職にも有利なのにこれはどうしたことでしょう。幸いなことに、今は、数は少なくても優秀で意欲のある学生が来てくれますが、この傾向が続いて行くと、日本の学生が世界に羽ばたくどころか、日本の半導体業界さえ国外の人材で埋めざるを得ないことになるでしょう。
一つには、チップ設計を行うディジタル技術者の能力と苦労が正しく認識されていないことが原因です。ある半導体大手で総合家電メーカの人事担当は以下のようなことを言っておられました。「我々はチップ設計、実装という専門的な分野の能力のみに特化した人材は欲しくない。我々が欲しいのは総合的視野と能力を持ったジェネラリストである。」このような見方は、大学におけるチップ設計の現場を理解していないことによる誤解の最たるものです。
なぜなら、大学におけるチップ設計者は、いやでも総合的な能力と視野を持ったジェネラリストにならざるを得ないからです。
チップ設計者は、まずアーキテクチャ設計、ディジタル設計をやらなければならないです。企画段階でどのようなアーキテクチャを実装するかは、最も重要です。さらには、場合によっては魅力的な企画書を立案し、プレゼンをやり、資金確保する必要があります。実装を始めると様々な困難が立ちふさがり、これを次々に解決する問題解決能力が身につきます。この時重要なのはコミュニケーション能力です。マニュアルを調べ、情報を集め、つてをたぐって聞いて回り、様々な方法で問題解決の鍵を見つけなければなりません。単独では仕事はできないので協調作業、マネージメント、リーダシップが身につきます。また、チップ設計者は意外にもソフトウェアのプロであることが多いです。まず、CADをインストールして、手なずける必要があります。さらに、チップ設計時にも様々なファイル生成、文字列変換の必要があり、 Perl, Ruby, Cのどれかが自由に使えるか、tclでなんでも書ける必要があります。この手の能力は実は多くのチップ設計者が持っています。最後にチップのテストまで行うとすると、基板設計、計測まで必要となり、電気的な実装技術を身につける必要があります。最後に、テープアウトに間に合わなければ、あるいはチップが動作しなければ、数千万円の損失になるというプレッシャーのもとで行われるテープアウト前のハードワークが、生ぬるい学生気質を一掃します。このように大規模チップ作成の経験は、企業の技術者に取って理想のトレーニングとなり、これを経験した学生は、他の学生ともう見るからにランクが違います。このため、就職活動も実は苦労せず、良い職を得て就職後も大活躍しています。とはいえ、具体的な資格があるわけではなく、収入に格段の差があるわけでなく、外からこのメリットが見えづらいものがあります。 Club Layoutとしては、チップ実装の実態と、これを経験した学生の素晴らしさをアピールしていきたいと思います。
もう一つの不人気の原因は、ディジタル技術者にとってチップ実装の負担が過酷すぎるためでしょう。いくらスーパーな技術者になれるからと言って、失敗すれば数千万円損失するというプレッシャーの下、理不尽なCAD、わけのかわらないデザインルールと何週間も徹夜の連続で戦うことを好む人が多いとは思えません。この過酷さを減らしてリーゾナブルな負担でテープアウトを可能にするのが Club Layoutの主目的です。
「今がチャンス」とか「今こそXXすべき時」とかいう台詞は聞き飽きていることと思います。しかし、本当に、今が大規模ディジタル設計者、アーキテクチャ研究者の時代になりつつある所で、チャンスなのです。これは二つの理由によります。
一つは、半導体プロセスの進歩の速度が緩やかになってきたことです。今までは、なんだかんだ言っても、プロセスが代替わりすれば、性能、消費電力共に圧倒的に改善され、アーキテクチャなんかいじるよりも、新しいプロセスを開発したりいち早く取り入れたりする方がずっと有利でした。また、ディジタル設計者としては、デザインフローができて経験を積んだ頃にはあっと言う間にプロセスが代替わりして使えなくなってしまいました。しかし、 65nm以降は様子が変わっています。明らかに代替わりのスピードは遅くなり、代替わりによる効果も小さくなっています。このような時代には、新しいプロセスを取り入れることよりも、同じプロセスの上でいかに良いアーキテクチャを載せることができるかで勝負が決ります。一度確立したデザインフローは繰り返し使うことができて洗練され、設計者の負担は減って、本質的なことに時間を割けることができるようになります。
もう一つは、CADの発達が一線を越えたことです。Astroを使っていた頃は、かなり小さな回路でも、自動配置配線でどうしてもDRCエラーがでました。それも、なんでこんな簡単なことを自動でやってくれないんだろう、ということばかりでした。大規模なチップをDRCフリーにするためには、数千個のDRCエラーを人手で修正するなどの理不尽な努力が要求されました。一方、初期のSoC encounter, ICCompilerはバグが多く、操作性が悪く、時にフリーズし、どうにも使えないものでした。「シリコンコンパイラ」とか「ワンクリックでできるチップ」とか「バックエンド設計は全てCAD任せでこれからはCレベル設計と高位合成」など真っ赤な嘘だと思っていましたし、特に大学では、つい最近まで、それが現実だったと思います。しかし、ICCompiler 2008年度版位から状況が違って来ました。一定の大きさのレイアウトが、本当に、自動でほぼDRCフリーにできるのです。 SoC encounterも多分同じレベルに達しているのだと思います。つまり、デザインフローがしっかりしていてノウハウがある程度あれば、ディジタル設計者が大学でかなりの大きさのチップを、理不尽な努力なしでできる時代がやってきたのです。
これらを背景にClub Layoutではディジタル設計技術者を応援して、攻めに出る体勢を整えようとしています。もちろん、賢明なる韓国、台湾、中国の政府、企業、研究者、技術者はこのことを良く知っているので当たり前のように、今後のアーキテクチャ技術、ディジタル設計技術の強化に強力な資金と共に乗り出しています。しかし、今の日本でやらなければならないのは、大学に大量に資金を導入することよりも、その前に受け入れの体制を整えることでしょう。 Club Layoutは、ボトムアップに研究開発者を応援し、増やすことで、攻めに出る体勢を整えようと目指しています。
Club Layoutでは、とにかく多くの情報を集め、交換し、蓄積しようと思います。ノウハウ、デザインフロー、試作戦譜をできるかぎり多く集めたいです。試作戦譜とは、試作時にどのようなポイントでつまずき、どのようにこれを解決したか、の記録です。デザインフローは典型的な設計の流れを教えてくれますが、新しいチップを作る場合、これを直接適応可能なことは、まずありません。それぞれのチップで様々な問題点に突き当たります。過去の戦譜を辿ることで、その解決法が見つかることが多く、この点で戦譜は重要です。たとえデザインフローができていても、皆さんの試作経験は後続の設計者を助けるはずです。先人との重複を恐れずちゃんと戦譜を書き残して公開することが重要です。また、Club Layoutは基本的に素人の同好会なので、「何でも繰り返し聞けて、誰も無知をバカにしない」というのを基本方針としたいです。「失礼なんじゃないか」とか考えず、いつでも質問し、可能な限り答えるというのが基本方針です。 Club Memberの利害は皆、一致しています。皆で助け合って、日本のディジタルチップ設計者を支援し、活動を活性化し、その地位を向上させましょう。
条件を満足する方の参加を歓迎します。アナログ屋さんが参加して下されば師として仰ぐでしょう。layout@am.ics.keio.ac.jpまでメールをお待ちしています。
慶應義塾大学 天野英晴