動的リコンフィギャラブルプロセッサ MuCCRA-1 の 実装と評価

長谷川	揚 平†	堤	聡†	中	村	拓	郎†
西村	隆†	佐 野	徹†	加	東		勝†
	斎藤	正太郎†	天 野	英	晴 [†]		

Multi-Core Configurable Reconfigurable Architecture (MuCCRA)は、アプリケーションに対してコンフィギャラブルな低電力マルチコア動的リコンフィギャラブルプロセッサに関するアーキテクチャ技術をチップレベルから提案、開発、解析することを目的としている.本論文では、MuCCRAのプロトタイプチップ MuCCRA-1のアーキテクチャおよび面積、性能、消費電力の評価結果について述べる.MuCCRA-1は、ローム社の0.18 μ m プロセスを用いて、5mm 角のダイ上に4×4024bit PE アレイ、乗算器4、分散メモリ4を実装している。単一コアの小規模な構成であるが、コンフィギュレーションデータの高速転送と、仮想ハードウェア機構を備えている.PE アレイは典型的なアイランドスタイルの構造をもち、性能とコストのトレードオフ、電力モデルの構築等に用いることができる.MuCCRA-1上に実装したアプリケーション評価より、225MHz で動作する信号処理プロセッサと比較して最大で約2倍の実行速度を達成した.

Design and Implementation of the Dynamically Reconfigurable Processor MuCCRA-1

Yohei Hasegawa,[†] Satoshi Tsutsumi,[†] Takuro Nakamura,[†] Takashi Nishimura,[†] Toru Sano,[†] Masaru Kato,[†] Shotato Saito[†] and Hideharu Amano[†]

Multi-Core Configurable Reconfigurable Architecture (MuCCRA) aims to establish architectural techniques to develop low-power multi-core configurable dynamically reconfigurable processors. In this paper, MuCCRA-1, the first prototype of MuCCRA is introduced, and its area, speed, and power are evaluated. The MuCCRA-1 is implemented with Rohm's 0.18μ m CMOS technology. On the 5mm-square die, 4×4 24-bit PE array, 4 multipliers, and 4 distributed shared memory modules are mounted. Although it is a small single core, it provides a high speed configuration mechanism and virtual hardware mechanism. PE array structure is a typical island-style architecture on which the trade-off between performance, power consumption, and cost can be analyzed. The evaluation results show that the DCT implemented on the MuCCRA-1 is 2 times faster than the TI's DSP operating at 225MHz.

1. はしがき

近年,発展の目覚ましいリコンフィギャラブルデバイスは, ハードウェア実行による高速性と,ソフトウェアの柔軟性を 併せもつデバイスとして注目されている¹⁾.特に近年の動的 リコンフィギャラブルプロセッサ^{2)~5)}は,4~32bitの粗粒 度の Processing Element (PE)と分散メモリモジュールを 二次元アレイ状に配置した構成をとり,各 PE の命令と PE 間の接続を動的に変更することが可能である.

動的リコンフィギャラブルプロセッサは多数の PE と分 散メモリモジュールのアレイによる並列処理により,特にマ ルチメディア処理やネットワーク処理において高い処理性能 を示す.また,マルチコンテキスト型の動的リコンフィギャ ラブルプロセッサでは,PE アレイ上で実現される回路構成 情報をコンテキストと呼び,複数のコンテキストを内部のメ モリに保持することが可能である.また,これを1クロック 程度の短い時間で切り替えることができる.

対象のアプリケーションは複数のコンテキストに分割さ れ,必要なコンテキストを必要なときのみ読み出して実行す ることができる.この動的再構成機能により,従来の Field Programmable Gate Array (FPGA) に代表される細粒度 のリコンフィギャラブルデバイスの課題である面積効率,電 力効率を改善することができると期待されている.

近年では,実際の商用のデバイスを用いたアプリケーショ ン開発やアーキテクチャ検討が進んでいる.我々もこれまで NEC エレクトロニクス社が開発した Dynamically Reconfigurable Processor (DRP)を対象にして,そのハードウェ ア量,性能,消費電力に関して様々な解析を行ってきた⁶⁾. その結果,以下の点が明らかになってきた.

 PEの内部構造,乗算器の構成,分散メモリの量,PE 間接続はアプリケーションによって適不適がある.この ため,アプリケーションの性質に適合した PE アレイを

[†] 慶應義塾大学理工学部 Faculty of Science and Technology, Keio University



Fig.1 MuCCRA Overview

利用するのが望ましい.すなわち,一般的なプロセッサ 同様,動的リコンフィギャラブルプロセッサも Systemon-a-Chip (SoC) に組み込む際にコンフィギャラブルで あることが望ましい.このため,様々な PE アレイの構 成について,そのトレードオフを解析する必要がある.

- PEアレイのサイズは、やや小さめにして、コンテキスト数を多くした方が、多くの問題に対して面積・電力効率が良い.高い性能が要求される場合は、複数のPEアレイをパイプライン的に用いるかスレッドレベルの並列性を利用する方法が優れている.すなわち、小規模のPEアレイを複数用いたマルチコア構成に関して、より詳細に検討する必要がある.
- 動的リコンフィギャラブルプロセッサの消費電力に関して、デバイス、アーキテクチャ、CADを含めた解析と、それに基づく省電力技術の開発が必要である.これには、回路レベルに近い技術が必要になる。
- 多数のコンテキストから成る複数のタスクをなるべく小 さなオーバーヘッドで制御する現実的な方法を検討する 必要がある.

Multi-Core Configurable Reconfigurable Architecture (MuCCRA) プロジェクトは,上記の課題解決に向け,詳細 なアーキテクチャ解析と新たな手法の提案を目的とし,実際 にチップを開発して解析および実証を行うものである.MuC-CRA は,図1に示すように,複数の PE アレイ(動的リ コンフィギャラブルプロセッサコア)が Network-on-Chip (NoC)で接続されている構成をもつ.MuCCRAの PE ア レイは,アプリケーションの特性に応じてコンフィギャラブ ルな構成を生成する.すなわち,コアの個数,PE アレイの サイズ,PE の内部構成等をアプリケーションの要求性能, 電力,半導体面積に依存して,様々な構成を取ることを可能 とする.一方で,それぞれのコアの I/O を介したデータ転 送制御と,構成情報の転送制御,これに関連するコンテキス ト制御は,すべての PE アレイ で共通化する.

我々は, MuCCRA プロジェクトの第一歩として, 4 × 4 のサイズの PE アレイから成るシングルコアのプロトタイプ MuCCRA-1 を, ローム社の 0.18µm CMOS プロセスを用



いて実装した.本論文では, MuCCRA-1のアーキテクチャ を紹介し,実装結果による面積評価と, MuCCRA-1上に実 装したアプリケーションに基づいた性能評価を示す.

本論文の構成は以下の通りである.次節では MuCCRA-1のアーキテクチャについて述べる.続いて節3において, MuCCRA-1の制御機構およびアプリケーションの実行モデ ルについて述べる.そして,節4で MuCCRA-1のLSI実 装について述べ,節5でプリケーションによる性能評価に ついて述べる.最後に,節6で結論を述べる.

2. MuCCRA-1 のアーキテクチャ

MuCCRA-1 は,プロジェクトの最初のプロトタイプチッ プとして,性能,面積,消費電力測定の基準とすることを目 的に開発した.このため,PEアレイ自体の構成は,なるべ く現在の動的リコンフィギャラブルプロセッサの多くで採用 されている一般的な方式を採用した⁷⁾.一方で,コンテキス ト制御,構成情報の設定,入出力等は,MuCCRAのマルチ コア全てで共通に用いることのできる新しい方式を提案し, これを実証することを目的としている.

2.1 PE アレイ

MuCCRA-1のPEアレイは,ホモジーニアスな構造の比較的小規模な正方アレイで,乗算器,分散メモリをアレイの端にもつ構造を採用した.これは,DRP-1²⁾,PACT-Xpp⁴⁾などで用いられている構成である.図2に示すように,4×4のPEの左端および下端にそれぞれ乗算器(MULT)4個,分散メモリ(MEM)4個を接続する.MEMは,24bit×256エントリで,後述するようにダブルバッファとして2セット実装されている.このため,片方のメモリで演算を行っている間に,もう一方のメモリでチップ外部との入出力を行うことができる.チップ外部との通信は,入力・出力それぞれ 64bit 幅である.MULT は 24bit 同士を演算し,結果は下位の 24bit のみを有効としている.

PE アレイにおける PE 間の結合網は, FPGA 同様のアイ ランドスタイルを採用したが, FPGA とは異なり各リンクは



図 3 PE コアの構成 Fig.3 PE Core Architecture

単方向とした.すなわち,配線領域間にSwitching Element (SE)を設けて水平・垂直方向のネットワークを構成し,コ ネクションブロックによって,PEの入力と出力を接続する. SE間インターコネクトは、FPGA同様、構成情報によって 静的に決まる.従って,それぞれのコンテキストの最大遅延 時間は PE 間の接続経路に影響を受ける.MuCCRA-1 で は24bit の二系統のリンク(d0, d1)を上下・左右の方向に それぞれ設けている.図中では省略されているが,MEM へ の書き込みデータは,最上位のスイッチからのフィードバッ クラインによって送られる.

動的リコンフィギャラブルプロセッサでは,アイランドス タイルと共に PE 間を直結する結合方式も用いられるが,乗 算器,分散メモリを PE アレイの端に置いた場合,アイラ ンドスタイルが有利と考え,MuCCRA-1 ではこの方法を採 用した.直結方式も今後,実装を行い比較する予定である.

2.2 PE の構成

MuCCRA-1 の各 PE は,実際に処理を行う PE コアと, コネクションブロック,コンテキストメモリから構成される.

MuCCRA-1の PE コアの構成を図 3 に示す.PE コア は、画像処理向けに RGB 画像データを扱い易くするため、 24bit 構成の単純なプロセッサとした.PE は、多くの動的 リコンフィギャラブルプロセッサと同様に、シフト、マスク、 定数値供給を行う Shift and Mask Unit (SMU),加減算, 比較,論理演算を行う Arithmetic Logic Unit (ALU),お よびレジスタファイル (RFile) より構成される.ALU は、 24bit を 12bit × 2 のデータとして扱い、2 つのデータを 同時に計算する half-word 演算を行うことができる.RFile は 8 個のレジスタをもつ 2 ポート構成のレジスタファイル で、A ポートは読み書き、B ポートは読み出し専用である. SMU の出力は ALU の入力に接続することは可能だが、こ の逆は許さないことで、組み合わせ的なループ構造が生成さ れることを防いでいる.一方、RFile は ALU、SMU の入出 力全てに接続することが可能である.

コンテキストメモリは, PE コアの命令と結合網との接続 情報からなる構成情報を保持するメモリで, 64bit × 64 エ



Fig. 4 Switch (SW) Architecture

ントリである. 各 PE の1コンテキストあたりの構成情報 は 64bit であり, 各 PE のコンテキストメモリは最大で64 コンテキスト分の構成情報を保持可能である.

2.3 SE の構成

MuCCRA-1のSEは,各リンク(d0,d1)に対して,各 方向からの入力をマルチプレクサで選択して出力するスイッ チ(SW)と,マルチプレクサがどの入力を出力するかを決 定する構成情報を保持するコンテキストメモリから構成され る.マルチプレクサで構成するスイッチは,トランスファー ゲートにより双方向の転送を許すFPGAのスイッチに比べ て面積が大きいが,構成変更時に出力同士が短期間衝突する 問題を避けることが可能なことから,動的リコンフィギャラ ブルプロセッサでアイランドスタイルを採用する場合は一般 的な方法である.各SEのコンテキストメモリは,PEと同 様,最大で64コンテキスト分の構成情報を保持できる.

図4にSWの構成を示す.South,East,Westからの 入力はそのまま出力されるが,Northからの入力でEast, Westに向かう場合には,一度内部レジスタに格納され,次 のクロックで出力される.これは,結合網中で組合せ回路の ループ構造が発生するのを防ぐためである.

2.4 PE 間結合網

図5にMuCCRA-1のPE間結合網を示す.各PEは内部の入力用コネクションブロック(PICKIN)により,2系統(d0,d1)ある両側の結合網の垂直方向から信号を選択して取り入れる.結合網内の組み合わせループを避けるため,上から下へ向うデータ線から信号を取り入れる場合,必ずRFileにデータを格納する必要がある.一方,出力は出力用のコネクションブロック(PICKOUT)により水平方向のリンクに対して行う.ALU,SMU,RFileすべてのユニットの出力を左右どちらの方向にも取り出すことができる.

大規模な組み合わせ回路のデータパスを構成する場合, MuCCRA-1 では下端の分散メモリ (MEM) からデータを 取り出し,これを上方向に流していき,中間結果を各 PE の RFile に格納したり,最終結果を最上位 SE からフィード バックラインを経由して MEM に格納する.







☑ 6Context Switching Controller (CSC)Fig. 6Context Switching Controller (CSC)

3. MuCCRA-1 の制御機構

3.1 MuCCRA のコンテキスト制御

MuCCRA-1 のコンテキストの切り替え制御は,単純な カウンタベースの Context Switching Controller (CSC) に よって行なわれる. MuCCRA-1 における PE, SE, MULT, MEM といったモジュールは,リコンフィギャラブルモジュー ル (Reconfigurable Module) であり,それぞれがコンテキ ストメモリと呼ばれる構成情報を保持するメモリをもつ.各 モジュールは CSC が生成するコンテキストポインタに従っ て,コンテキストメモリから自身の構成情報を読み出して動 作する. CSC 自身もリコンフィギャラブルモジュールであ り,PE や SE と同様,コンテキストメモリから構成情報を 読み出し,コンテキストを切り替える.

コンテキストポインタは,図6に示すように,現在実行 中のコンテキストポインタを保持するコンテキストカウン タを元に決定される.コンテキスト分岐をしない場合には, 単純にインクリメントしていく.一方,コンテキスト分岐を する場合,特定のPEから相対分岐アドレス(badr)をコン テキストカウンタの値に加算する.MuCCRA-1では,PE アレイ上の右端の4つのPEをSpecial PEとして,RFile の出力を相対分岐アドレスとして出力することができるよう に拡張している.4つのSpecial PEのうち,どれが相対分 岐アドレスを出力するかは,CSCの構成情報で決定する.



Fig. 7 IO Interface of MuCCRA-1

3.2 入出力インタフェース

MuCCRA-1の入出力インタフェースは, すでに我々が提 案した独立 I/O コントローラとダブルバッファを用いる方 法⁸⁾ に基づく.この手法では,分散メモリモジュールを2 種類に分けてダブルバッファとして利用し, PE アレイとは 独立に動作する I/O コントローラにより制御する.

MuCCRA-1 では,コンテキストスイッチと連動してダブ ルバッファを切り替えることとし,CSC がダブルバッファの 制御を行う.MuCCRA-1 における入出力インタフェースの 概略を図7に示す.PE アレイはまず,ダブルバッファの一 方を用いて演算を行い,この間,もう一方に対して次のデー タストリームの入出力を行う.演算が終了したら,分散メモ リの接続を入れ替え,再び入出力と演算を並行して行う.

上記の構成により, PE アレイ本体の演算とデータ入出力 は,完全に同時動作するため,入出力に要する時間が演算時 間よりも大きくなければ,これを完全に隠蔽可能である.

3.3 MuCCRA-1 のタスク制御

MuCCRA-1 は, 各モジュールが 64 コンテキストを保持可 能なコンテキストメモリをもっている.これは他の動的リコ ンフィギャラブルプロセッサに比べかなり大きい (DRP-1²⁾ は 16, ADRES⁵⁾ は 32, DAPDNA-2³⁾ は 4) が, MPEG や JPEG などのプリケーション全体を 64 コンテキスト以 内で実装することは難しい.そこで,アプリケーション全体 を複数のタスクに分割し,タスク単位で PE アレイに構成 情報をロードし,実行する必要がある.

MuCCRA-1 のタスク管理は, Task Configuration Controller (TCC) が行う. TCC は内部に 512 エントリの構成 情報メモリをもつ. MuCCRA-1 では, 全タスクの構成情報 を TCC の構成情報メモリに格納しておき, TCC は実行す るタスクの必要な構成情報のみ各モジュールのコンテキスト メモリに転送する.

TCC は, Task Flow Table (TFT) と呼ばれるタスク情 報を参照して構成情報の転送を行う.TFT のフォーマット と,タスクフローの例を図8に示す.TFT の各タスクに対 するエントリの詳細は以下の通りである.

- start: 対象タスクに対応する構成情報が保持されている 構成情報メモリの先頭番地
- size: 対象タスクの構成情報のエントリ数
- context size: 対象タスクの利用コンテキスト数
- branch task: タスク分岐時の分岐先タスク番号
- default task: タスク分岐しない場合のタスク番号
- jobend: 対象タスクで当該ジョブの終了を行うかどうか



図8 Task Flow Table (TFT) の例 Fig.8 An Example of Task Flow Table (TFT)



図 9 タスクのコンフィギュレーションの実行例 Fig. 9 An Example of Task Configuration

を示すフラグ

MuCCRA-1 では,あるタスクの実行中に,TFT の default task で示された番号のタスクが PE アレイ内の各コン テキストメモリに転送される (バックグランド転送).図8 に 示した例では,まず,Task 0 の実行中に Task 1 の構成情報 を転送する.Task 1 の転送が終了した時点の,各モジュー ルのコンテキストメモリの状態を図 9(a) に示す.

コンテキストメモリのエントリ数 64 に対して, この時点 で転送されたコンテキスト数は Task 0 と Task 1 の和で 46 なので, コンテキストメモリには空きがあるが, さらに次の コンテキストを転送することはしない.すなわち, あるタス クの実行中には, TFT の default task で示された番号のタ スクのみをロードし, ロードが終了すると TCC はサスペ ンドする.

Task 0 の実行が終了すると, PE アレイから TCC にタ スク終了信号が送られる.このとき, Task 1 のロードが終 わっていれば即座に Task 1 の実行を開始すると共に, Task 1 の default task である Task 2 の先行ロードを開始する. ロードする番地は, Task 1 の最後のコンテキストの直後か らとなる.すなわち, 64 コンテキストは 図 9(b) に示すよ うに,サイクリックバッファ状に使われることになる.ここ で, Task 1 (26) と Task 2 (48) の必要コンテキスト数を合 わせると 64 を越えてしまうため, Task 2 のコンテキスト を全てロードすることができない.この場合は, Task 2 を 38 コンテキスト分だけロードし, TCC はサスペンドする.

また,タスク分岐をする場合には,コンテキスト分岐の場 合と同様に,PEアレイ上の右端の4つのSpecial PEのう ちのいずれかが, RFile の出力をタスク分岐信号として出力 することができる. どの Special PE が出力するかは, CSC の構成情報で指定することが可能である.

Task 1 の実行終了時に, PE アレイからタスク分岐信号が 送られてこなかった場合には, Task 2 を実行するため,先 行ロードできなかった残りの 10 コンテキストをロードする. この間, PE アレイはサスペンドする. Task 1 の実行終了 時にタスク分岐信号が送られてきた場合には,次は TFT の branch task に示された Task 5 が実行されなければならな い.この場合, PE アレイはサスペンドし, TCC は Task 5 のコンテキストを必要無くなった Task 2 のコンテキストに 上書きする形でロードする.

この手法では PE アレイ上の各モジュールがもつコンテ キストメモリのエントリ数を超えるアプリケーションの実装 が可能であり (仮想ハードウェア), さらにコンテキスト配 送のレイテンシを大幅に隠蔽できる.ただし,以下の3つ のケースでストールが発生する.

- (1) 現在のタスクと先行ロードするタスクのコンテキスト 数の和が,コンテキストメモリのエントリ数 64 を超 えたとき
- (2) タスク分岐が発生したとき
- (3) 先行ロードが終了する前に,現在のタスクの実行が終 了したとき

また,個々のタスクはコンテキストメモリのエントリ数 64 に収まる必要がある.したがって,大きなタスクは64 コ ンテキストに収まるように分割する必要がある.

3.4 RoMultiC によるコンテキスト配送

MuCCRA-1 は, 各モジュールに小規模のコンテキストメ モリを分散してもつ.さらにチップ上には,構成情報メモリ をもち,立ち上げ時にチップ外部より構成情報メモリに対し て,全モジュールで利用する構成情報を転送する.実行開始 後は必要に応じてこの構成情報メモリから各モジュールのコ ンテキストメモリに構成情報を転送する.構成情報メモリか ら,各コンテキストメモリへのデータ転送は,基本的にはバ スを用いて逐次的に行うが,ここで,すでに我々が提案して いる RoMultiC⁹⁾ を利用することでマルチキャストによる 高速化を実現する.

RoMultiC は, PE アレイ上のモジュールに逐次的な番号 を与え,これを指定して構成情報を送るのではなく,図 10 に示すように,縦横のビットマップを用いる方法である.共 通バス上の構成情報は,縦横のビットマップが共に1であ るモジュールのコンテキストメモリに送られる.

この手法はマルチキャストにより,構成情報の転送に要す る時間を削減することが可能である.また,マルチキャスト するデータは共有されるため,TCC内の構成情報メモリに 格納されるデータ量は,全ての構成情報を保持する通常の方 法に比べて少なくなる.

4. MuCCRA-1 の実装

MuCCRA-1 は , ローム社の 0.18µm CMOS プロセスを



図 10 RoMultiC マルチキャスト法 Fig. 10 RoMultiC: A Context Multicasting Scheme



図 11 MuCCRA-1 のフロアプラン Fig. 11 Layout of MuCCRA-1 Chip

表 1	MuCCRA-1 の使用セル数および面積
Table 1	Cell Usage and Area of MuCCRA-1

使用セル数	121305
ゲート物	1195991
- 1 - F gX	1120201
PE アレイ面積	10.89 mm^2
メモリ総面積	7.33 mm^2
	1

用いて実装した.設計には Verilog-HDL を用い, VDEC で サポートされるシノプシス社 Design Compiler 2006.06-SP2 を用いて論理合成を行った.また,レイアウト,フロアプラ ン,配置配線には,ケイデンス社の SoC Encounter 5.2 を 用いた.図11 にコア中心部のフロアプラン図を示す.図2 のアレイ構成をほぼそのままの形で配置し,中心部に構成情 報メモリを配置している.

表1に,配置配線後のセル数および面積を示す.PEアレ イの総面積に対して,メモリの総面積(データメモリ,コン テキストメモリ,構成情報メモリを含む)は約67%である. なお,メモリ総面積のうち約71%(コア面積の約46%)は, 各モジュールがもつコンテキストメモリの面積である.本実 装では各モジュールが64コンテキストを保持可能であるが, これはローム社のメモリライブラリがサポートする最も小さ いエントリ数が64であったためで,最適なコンテキスト数 は,トレードオフを評価した上で検討する必要がある.

図 12 に, PE アレイ全体の面積における各モジュールが



図 12 各モジュールの面積の割合 Fig. 12 Area Breakdown of each Reconfigurable Modules

占める面積の内訳を示す.各面積は各モジュールがもつコン テキストメモリの面積を含む値である.図中の Controller は, CSC, TCC および構成情報メモリを含む.MEM はダ ブルバッファ方式のデータメモリ, MULT は乗算器である.

図 12 より, PE の面積がアレイの半分以上を占めている ことがわかる.また, PE 1 つあたりの面積のうち, コンテ キストメモリの占める割合は約 55.7% となった.これより, 64 コンテキスト分のコンテキストメモリの面積が, 1 PE の ロジックのみの面積とほぼ等しいということがわかる.ま た,1 PE あたりのロジックの面積に対する1 コンテキスト 分のコンテキストメモリの面積の割合は0.019 となった.こ の数値は,マルチコンテキスト構成を用いることで実現可能 なハードウェアの面積と,このための構成情報を格納するた めのメモリの面積の比であり,この数値が大きいと,動的再 構成による面積効率の改善効果が少なくなる.MuCCRA-1 の値は,IMEC 社の ADRES の値である0.031⁵⁾よりも小 さく,高い面積効率が期待できる.

ただし,今回の実装では PE の面積について更に最適化 の余地があることから,実際にはコンテキストメモリの割合 は更に大きくなると考えられる.また,Controller の面積 のうち,構成情報メモリの占める割合は約 86.8% (PE アレ イ全体の 8.1%)である.これより,CSC,TCC の占めるロ ジック面積はごくわずかで,少ない面積オーバヘッドで実現 可能であることがわかった.

5. アプリケーションによる評価

本節では,実アプリケーションの MuCCRA-1 上への実 装と評価結果を述べる.

5.1 評価アプリケーションと開発環境

実装した評価アプリケーションは, JPEG エンコーダで 用いられる離散コサイン変換 (DCT), 二画像を半透明合成 するアルファブレンダフィルタ (α-Blender), 認証や電子署 名で用いられる一方向ハッシュ関数 (SHA-1)の3つである.

アプリケーションの実装には,MuCCRA 向けに独自に開 発した MuCCRA-editor を使用した.MuCCRA-editor の GUI を 図 13 に示す.アプリケーションの開発は,ツール 上でマウス操作により,PE の機能,SE 間の接続関係を選択 することで進める.すべての選択が完了した後,MuCCRA-1 の Verilog-HDL シミュレーションモデルで読み込むコン フィギュレーションデータファイルを出力することができる. MuCCRA-editor では,マッピングや配線は手動で行う必

0		/expor	t/home/	tutu/proj/	/dct.muc				000
<u>Project</u> <u>E</u> dit	<u>S</u> imulation Ar	chitectu	ıre <u>₩</u> in	dow <u>H</u> elp					
📂 🖬 👗	🔳 🕨 🤊 🖬	Ð, 🔍							
	unanananan 🤅	<	544	180	284		500		2440
Configuration									
CORE 0		lult3		PE30		PE31		PE32	
— ост						1			
🖉 ir	nitialize		247	1821	144	ia Hi	57435		5415
Z Ad	idress								
🖉 La	ad/Add/Sub	lult2		PE20		PE21		PE22	
Z Ad	id/Sub								
- Mu	ilti		59420		5871		51422		5825
0	i					.		- <u>28</u> /	
2 \$7	. S1. S5. S3	lult1	8.000	PE10		PEN		PF17	
2 50	S4 t3 0*C4			5703540 dl		Bo the trute		dometric di	
	2 S6 ++addr								
- 32	., 50, 114001							2 28/	
				PERI		E PEOLE S		PEIV	
Proporty	Volue					contint) todi + dite		2011-02+05	
Name	Varue						1000		
Task	0			rhaemún		diversity.		(taem2)	
Context	2			40.47					
Ready									
Branch					:				4

図 13 アプリケーション開発環境 MuCCRA-editor Fig. 13 MuCCRA-editor: An Application Design Environment

表 2 利用リソース数の評価結果 Table 2 Evaluation Results of Resource Usage

8-								
	CTXT	ALU	SMU	RFile	MULT	MEM		
DCT	41	76	217	180	56	92		
		11.6%	33.1%	27.4%	34.2%	56.1%		
α -Blender	8	14	26	41	6	12		
		10.9%	20.3%	32.0%	19.0%	38.0%		
SHA-1	12	70	128	134	0	23		
		36.4%	66.7%	69.8%	0.0%	47.9%		

要があるが, RoMultiC による構成情報のマルチキャストが 効率良く行われるように,転送の順番と相手先のスケジュー リングは自動で行なわれる¹⁰⁾.スケジューリングを行った 後, RoMulTiC のビットマップを含む構成情報を生成する.

5.2 実装結果

5.2.1 利用リソース数

実装した評価アプリケーションの利用コンテキスト数 (CTXT),利用コンテキスト中の各モジュールの総利用数 を表2に示す.下段に示す値は,各モジュールの利用可能 な総モジュール数に対する利用率を示す.

評価結果より, DCT は他のアプリケーションに比べて, MEM と MULT の利用率が高く, ALU などの PE 内モ ジュールの利用率が低いことがわかる.これは, DCT が, 8 × 8 画素の RGB データを分散メモリ (MEM) から並列 に読み出し,乗算器 (MUL)を用いて積和・積差演算を行う ことによる. α -Blender も, DCT と同様に,複数の RGB データに対して乗算を行うが,アプリケーションの規模が比 較的小さいため,全体の利用率は低くなっている.

一方, SHA-1 は, 乗算は行わず, シフトや論理演算などの比率が高いため, ALU および SMU の利用率が高い.また, RFile に格納した定数との演算やテーブル引きが多いため, RFile と MEM の利用率が高い.SHA-1 の演算粒度は32bit であり, 32bit の演算を24bit の PE アレイ上にマッピングすると, PE を数多く必要とすることから, 全体的にリソースの利用率は高めである.

5.2.2 実行速度

実装したアプリケーションのコンフィギュレーションデー タと,配置配線後の MuCCRA-1 のネットリストを用いて

衣 3 美仃迷凒の評価結果

Table 3 Evaluation Results	of	Execution	Time
----------------------------	----	-----------	------

	BlockSize[bit]	$\operatorname{ExecClocks}$	Delay[ns]	$\mathrm{ExecTime}[\mu\mathrm{s}]$
DCT	1024	195	40	7.8
x-Blender	8192	644	24	15.5

418

50

20.9

表 4	コンテキスト配送クロック数の評価結果
-----	--------------------

512

SHA-1

 Table 4 Evaluation Results of Context Deliver Clock Cycles

	with RoMultiC	w/o RoMultiC	${\rm Reduction}\%$
DCT	492	1025	52.0%
α -Blender	67	200	66.5%
SHA-1	220	300	26.7%

シミュレーションを行った.そして,実行サイクル数および 最大遅延時間を求め,MuCCRA-1の性能を評価した.

各アプリケーションの実行速度に関する評価結果を表3 に示す.実行クロック数(Exec.Clock)は、アプリケーショ ンの演算に要する実行サイクル数であり、コンテキスト配 送、入出力に要するサイクル数は含めていない.これらのア プリケーションはいずれも定期的に処理すべきデータが到 着するストリーム処理である.また、必要コンテキスト数は 64 以内であることから、MuCCRA-1のコンテキスト配送 制御と入出力ダブルバッファ機構により隠蔽が可能であり、 表中の演算時間のみでの実行が可能である.

評価結果より,各アプリケーションは 20MHz から 42MHz 程度で動作可能であることがわかる.画素レベルで並列処理 を行うことが可能で,リソースの利用率の比較的小さい α-Blender は高い動作周波数を実現可能である.しかし,SHA-1 は 32-bit 加算などでデータパスのパス段数が増加し,最大 遅延も増加する結果となった.

また, TI 社の 225MHz で動作する信号処理プロセッサ (DSP) TMS320C6713 と比較すると, DCT では実行時間 で約2倍高速であり, 比較的古いプロセスを用いているに も関らず,組込み向けのアクセラレータとして利用可能な性 能を達成している.

5.3 コンテキスト配送時間

各アプリケーションのコンテキスト配送時間に関する評価 結果を表4に示す.RoMultiCを用いてコンテキストを各 モジュールにマルチキャストした場合(with RoMulTiC)と RoMulTiCを用いずに各モジュールに順番にコンテキスト を転送する場合(w/o RoMulTiC)の必要サイクル数と,そ の削減率を示す.なお,RoMulTiCを用いない場合,1コン テキストあたりの転送に要する時間は25サイクル(16(PE) +8(SE)+1(CSC, MEM, MULT))である.

アプリケーションの実行時間を比較すると,コンテキスト 数の多い DCT は,実行クロック数よりもコンテキスト配 送に要するクロック数の方が大きい.すなわち,他のタスク と組み合わせて実行する場合,現在のコンテキスト配送制御 では,DCT はコンテキスト配送時間を隠蔽できないことに なる.一方,α-Blender と SHA-1 は,コンテキスト数が比 較的少ないため,コンテキスト配送に要する時間も小さく隠

表 5 消費電力の評価結果

Table 5	Evaluation Results of Power Consumption	
		Ŧ

	FE	SE	MOLI	IVIEIVI	Ctri	Other	Total[mw]
DCT (25 MHz)	69.1	12.5	3.6	3.2	1.8	9.8	85.1
α -Blender(42MHz)	65.0	11.8	4.1	4.0	2.3	12.8	103.3
SHA-1 (20MHz)	62.1	14.8	3.2	3.6	2.6	13.7	50.6

蔽可能である.

また, RoMulTiC の効果を比較すると,最大で 66.5% の コンテキスト配送時間を削減することが可能であることがわ かる.多くのアプリケーションでは,データ依存性等により 並列性が低下し,モジュールの利用効率の低いコンテキスト が存在する.このような場合,利用していないモジュールの 構成情報をマルチキャストすることで,コンテキスト配送時 間を削減できるため,RoMulTiC は効果的であるといえる. 一方で,全般的にコンテキストの利用効率の高い SHA-1 で は,RoMulTiC の効果は 26.7% に留まった.

5.4 消費電力

各アプリケーションを配置配線後のネットリストでシミュ レーションを行い,スイッチング確率を抽出し,シノプシス 社の Power Compiler を用いて電力の評価を行った.表5 に,消費電力の見積りと,各モジュールの消費する割合(%) を示す.なお,評価結果は,各アプリケーションの最大動作 周波数で動作させた場合のものである.

評価結果より,最大で 103.3mW という低い消費電力で 動作可能であることがわかった.また,各モジュールの消費 電力の内訳から,PEの消費割合が 60% 以上を占めること がわかる.CSC,TCC など制御部(Ctrl)は,面積の場合と 同様に,少ない消費電力で動作可能である.

一方,その他(Other)の占める割合が,13%程度と比較 的大きいことがわかる.この中には,外部から入力されるク ロックネットワークや,PE/SE間の配線に挿入されるバッ ファなどの消費電力が含まれる.この結果より,結合網の消 費消費電力が無視できないことがわかる.また,利用してい ないモジュールも定常的にスイッチングをしてしまい,電力 を消費していることがわかった.

6. む す び

本論文では,動的リコンフィギャラブルプロセッサ MuC-CRA のプロトタイプチップ MuCCRA-1 について述べた. MuCCRA-1 は,ローム社の 0.18µm CMOS プロセスを用 いて実装し,5mm² のダイ上に4×4の24bit PE アレイ と,乗算器,ダブルバッファ方式の分散メモリをもつ.この 他に,RoMultiCによるコンテキストのマルチキャスト配送, タスク制御機構が実装されている.実装結果より,制御機構 は少ない面積・消費電力で実装可能であることがわかった.

また,アプリケーションによる評価により,JPEG で用い られる DCT では,TI 社の 225MHz で動作する DSP の2 倍の速度を達成した.また,RoMulTiC によるコンテキス トのマルチキャスト配送により,最大で 66.5% のコンテキ スト配送時間を削減可能であることがわかった. 今後は, MuCCRA-1 をベースとして, PE アレイの実チッ プレベルでの基本的なトレードの解析, PE アレイのマルチ コア構成の検討などを行う予定である.また, 90nm CMOS プロセスを用いて,省電力技術を導入したチップを開発する と同時に,動的リコンフィギャラブルプロセッサの電力モデ ルも構築する予定である.

謝

辞

本研究は,科学技術振興機構「JST」の戦略的創造研究推進事業「CREST」における研究領域「情報システムの超低 消費電力化を目指した技術革新と統合化技術」の研究課題 「革新的電源制御による次世代超低電力高性能システム LSI の研究」による.

本研究は東京大学大規模集積システム設計教育研究セン ターを通し,ローム(株)・凸版印刷(株)・シノプシス株式 会社・日本ケイデンス株式会社・メンター株式会社の協力で 行なわれたものである.

参考文献

- 末吉, 天野 (編): リコンフィギャラブルシステム, オーム社 (2005).
- 2) Motomura, M.: A Dynamically Reconfigurable Processor Architecture, *Microprocessor Forum* (2002).
- 3) Sugawara, T., Ide, K. and Sato, T.: Dynamically Reconfigurable Processor Implemented with IPFlex's DAPDNA Technology, *IEICE Trans. on Information* & System, Vol. E87-D, No. 8, pp. 1997–2003 (2004).
- 4) Petrov, M., Murgan, T., May, F., Vorbach, M., Zipf, P. and Glesner, M.: The XPP Architecture and Its Co-simulation within the Simulink Environment, *Proc. of Int'l Conf. on Field Programmable Logic and Application (FPL)*, pp. 761–770 (2004).
- 5) Veredas, F., Scheppler, M., Moffat, W. and Mei, B.: Custom Implementation of the Coarse-Grained Reconfigurable ADRES Architecture for Multimedia Purposes, Proc. of Int'l Conf. on Field Programmable Logic and Application (FPL), pp. 106–111 (2005).
- 6) 長谷川,阿部,黒瀧,ヴ,天野:動的リコンフィギャラ ブルプロセッサにおける時分割多重実行の評価,情報 処理学会論文誌コンピューティングシステム,Vol. 47, No. SIG12(ACS15), pp. 171–181 (2006).
- Amano, H.: A Survey on Dynamically Reconfigurable Processors, *IEICE Transactions on Commu*nications, Vol. E89-B, No. 12, pp. 3179–3187 (2006).
- 8) Amano, H., Abe, S., Deguchi, K. and Hasegawa, Y.: An I/O mechanism on a Dynamically Reconfigurable Processor - Which should be moved: Data or Configuration, Proc. of Int'l Conf. on Field Programmable Logic and Applications (FPL), pp. 347–352 (2005).
- 9) Tunbunheng, V., Suzuki, M. and Amano, H.: Ro-MultiC: Fast and Simple Configuration Data Multicasting Scheme for Coarse Grain Reconfigurable Devices, Proc. of IEEE Int'l Conf. on Field Programmable Technology (FPT), pp. 129–136 (2005).
- 10) 堤他: マルチキャストコンフィギュレーションのスケ ジューリングアルゴリズム, 電子情報通信学会技術研究 報告 VLD2006-102, pp. 49-54 (2007).