xflow
の編集
https://www.am.ics.keio.ac.jp/proj/asap/wiki/?xflow
[
トップ
] [
編集
|
差分
|
バックアップ
|
添付
|
リロード
] [
新規
|
一覧
|
検索
|
最終更新
|
ヘルプ
|
ログイン
]
-- 雛形とするページ --
(no template pages)
[[ASAP Top]] xflowとは論理合成、マップ、配置配線までを一括してやってくれるコマンドで、 これさえあればISEのコマンドライン実行も楽々!…になるに違いないっ。 実行に必要なファイル -prjファイルあるいはネットリスト -flwファイル -optファイル -トリガファイル ネットリストとしては -EDIFファイル( .edn, .edif, .sedif, .edf) または -.ncd, .ngd, .ngc, .ngo ここで-synthオプションを使うと.vファイルを読み込める! そのためには、.prjファイルをあらかじめ作っておく必要がある。 ちなみにコマンドとしては、 synth xst_verilog.opt ( xstでverilogを合成) と指定する。 *xflowの実行方法 [#bf37d3c7] 例を示す。 xflow -p xc5vsx50t-1-ff1136 -synth xst_verilog.opt -implement fast_runtime.opt -config bitgen.opt hoge(トップモジュール名) これでxstの論理合成〜bitファイル生成までが実行できる。 ただこれだと各命令に対してオプションが利用できない、、やっぱひとつひとつコマンドを実行すべきなのか…。 っと思ったらこのオプションファイルを改造すれば独自のコマンドにできることが判明! xflow -p xc5vsx50t-1-ff1136 -tsim nc_verilog.opt hoge 配置配線が終了した後のファイルがあれば遅延付シミュレーションファイルを生成。これを見ると残念な気持ちになること請け合い。 *optionファイル( .opt)のありか [#qf139a38] -xst_verilog.opt virtex5 なら /home/cad/xilinx/ISE-10.1/ISE/virtex5/data/xst_verilog.opt それ以外(spartanでも)なら /home/cad/xilinx/ISE-10.1/ISE/virtex/data/xst_verilog.opt これはvirtex5からスライスの構造が変化したためと思われる(根拠なし)。 後はこれらの中身を作業ディレクトリにコピーして変更すれば、xstのオプションを自在に変更可能。 *実用化の例 [#sb92d9c1] ここで例に僕のMakefileを公開。 中身を適時書き換えて最適なものとしてください。 -使いかた まず、xst_443_moricy.pl の中身を書きかえてください。 xstのオプションについて調べてwikiに載せてくれる方募集中。 続いて、 -Makefile -moricy_implement.opt の変更が必要です。 #ref(SynthesizeTool.tar.gz) 2009-02-02(moricy)
タイムスタンプを変更しない
[[ASAP Top]] xflowとは論理合成、マップ、配置配線までを一括してやってくれるコマンドで、 これさえあればISEのコマンドライン実行も楽々!…になるに違いないっ。 実行に必要なファイル -prjファイルあるいはネットリスト -flwファイル -optファイル -トリガファイル ネットリストとしては -EDIFファイル( .edn, .edif, .sedif, .edf) または -.ncd, .ngd, .ngc, .ngo ここで-synthオプションを使うと.vファイルを読み込める! そのためには、.prjファイルをあらかじめ作っておく必要がある。 ちなみにコマンドとしては、 synth xst_verilog.opt ( xstでverilogを合成) と指定する。 *xflowの実行方法 [#bf37d3c7] 例を示す。 xflow -p xc5vsx50t-1-ff1136 -synth xst_verilog.opt -implement fast_runtime.opt -config bitgen.opt hoge(トップモジュール名) これでxstの論理合成〜bitファイル生成までが実行できる。 ただこれだと各命令に対してオプションが利用できない、、やっぱひとつひとつコマンドを実行すべきなのか…。 っと思ったらこのオプションファイルを改造すれば独自のコマンドにできることが判明! xflow -p xc5vsx50t-1-ff1136 -tsim nc_verilog.opt hoge 配置配線が終了した後のファイルがあれば遅延付シミュレーションファイルを生成。これを見ると残念な気持ちになること請け合い。 *optionファイル( .opt)のありか [#qf139a38] -xst_verilog.opt virtex5 なら /home/cad/xilinx/ISE-10.1/ISE/virtex5/data/xst_verilog.opt それ以外(spartanでも)なら /home/cad/xilinx/ISE-10.1/ISE/virtex/data/xst_verilog.opt これはvirtex5からスライスの構造が変化したためと思われる(根拠なし)。 後はこれらの中身を作業ディレクトリにコピーして変更すれば、xstのオプションを自在に変更可能。 *実用化の例 [#sb92d9c1] ここで例に僕のMakefileを公開。 中身を適時書き換えて最適なものとしてください。 -使いかた まず、xst_443_moricy.pl の中身を書きかえてください。 xstのオプションについて調べてwikiに載せてくれる方募集中。 続いて、 -Makefile -moricy_implement.opt の変更が必要です。 #ref(SynthesizeTool.tar.gz) 2009-02-02(moricy)
テキスト整形のルールを表示する
添付ファイル:
SynthesizeTool.tar.gz
154件
[
詳細
]