SNAILグループ

English page

SNAIL = SSS Network Architecture ImpLementation


  • 研究内容
  • 構成員
  • 発表論文集
  • ライブラリ

    研究の概要

    ■■過去■■

    SNAIL グループでは、スイッチ結合型並列計算機に関する研究を行ってきました。
    スイッチ結合型並列計算機とは、多段結合網 (Multistage Interconnection Network (MIN) ) というネットワークを
    プロセッサ−メモリ間や各プロセッサノード間の相互結合網として用いている 並列計算機で、
    バス型のものより規模の大きな中規模なシステムを目的として います。
    SNAIL グループでは、1992年頃の "SSS-MIN" の研究に 始まり、これまでに主に次のような研究を行ってきました。

    ・ SSS-MIN シミュレータ SIPSS の実装
    ・ 3次元的接続を行なった MIN の性能評価
    ・ SSS-MIN を用いた並列計算機 SNAIL の実装、評価
    ・ 多重出力MIN SSS-PBSF Chip の実装
    ・ キャッシュ制御機構を持つ MIN (MINC) の実装
    ・ キャッシュ制御機構を持つスイッチ結合型並列計算機 SNAIL-2 の実装、評価

    SNAILはメッセージコンバインという機能を、 16プロセッサという規模で初めて実現した並列計算機です。
    SNAIL-2では、メモリ-プロセッサ間のデータ転送をさらに高速に行うために 高性能なデータ転送用ネットワーク "PBSFチップ" が実装され、
    スイッチ結合型並列計算機では実現が難しく実装例がなかった 『キャッシュ機構』を実装しようと考え、
    キャッシュ制御用ネットワーク "MINCチップ" が実装されました。
    最終的に、これらの機能を 8プロセッサという規模で実現しました。

    ■■2005年現在■■

    SNAIL-2の評価で明らかになった問題点を改良するべく、 新たなプロトコルを考案し、更なる性能の向上につとめています。

    また一方で、2002年に新たなアーキテクチャの研究が本格的に始動しました。
    近年、複数のプロッセッサを1つのチップ上に実装することにより 性能向上を実現するオンチップマルチプロセッサが有望視されていますが、
    将来、プロセッサの性能が向上し、さらにチップ上に搭載できるプロセッサ数が増加すると、 単位時間に発行される要求やデータの数が増えることになります。
    そうなると、典型的な接続網として用いられている バスやクロスバではそれらを円滑に処理することができなくなると予想されます。
    そこで、現在はオンチップマルチプロセッサ上の 増加した要求やデータを円滑に処理することができるような 接続網を検討しています。

    構成員

    • 在籍中
    • 関係者
      • 塙 敏博 (hanawa＠am.ics.keio.ac.jp)
      • 金森 勇壮 (yuso＠am.ics.keio.ac.jp)

    発表論文集

    新しい結合網の検討

    • "オンチップマルチプロセッサ向け内部接続網の検討"
      薬袋 俊也, 緑川 隆, 田辺 靖貴, 茂野 真義, 天野 英晴
      情報処理学会研究報告 2003-ARC-153, pp.1-6, May.2003
    • "ディレクトリキャッシュスイッチを持つキャッシュ制御用多段結合網の検討"
      緑川 隆, 田辺 靖貴, 天野 英晴,
      信学技報CPSY2003-14,pp.49--54, Aug. 2003
    • "一時的にディレクトリを保持するMINDICスイッチの設計と評価"
      住吉 正人, 緑川 隆, 茂野 真義, 田辺 靖貴, 薬袋 俊也, 天野 英晴
      情報処理学会研究報告 2002-EVA-8, pp.19--24, Aug.2004
    • "Design and Implementation of Switching Fabrics for Multistage Interconnection Network with Directory Cache"
      Masato Sumiyoshi, Takashi Midorikawa, Hideharu Amano
      COOL Chips VII, pp.75, April 14-16, 2004

    SSS-MIN(Simple Serial Synchronized - Multistage Interconnection Network)

    • SSS-MINにおけるデータ・アライメント
      塙 敏博, 天野 英晴.
      情報処理学会 第46回全国大会 講演論文集(6), pp.6-59-6-60, 1993年3月
    • Matrix calculations on a multiprocessor based on the SSS-multistage interconnection network
      Hideharu Amano, Toshihiro Hanawa, Masashi Sasahara, and Jun Terada.
      PCG'94, pp.20-29, Mar, 1993.
    • SSS型MINに基づくマルチプロセッサSNAILの実装と評価
      笹原 正司, 寺田 淳, 大和 純一, 天野 英晴.
      電子情報通信学会技術研究報告[コンピュータシステム] CPSY93-29, pp.9-16, Aug, 1993年8月
    • SSS型MINアーキテクチャを用いたマルチプロセッサSNAILの実装
      寺田 純, 笹原 正司, 安川 英樹, 塙 敏博, 天野 英晴.
      情報処理学会 第48回全国大会 講演論文集(6), pp.6-1-6-2, 1994年3月
    • マルチプロセッサSNAILのネットワークに関する性能評価と支援ハードウェアの実装
      安川 英樹, 笹原 正司, 寺田 純, 塙 敏博, 天野 英晴.
      情報処理学会 第48回全国大会 講演論文集(6), pp.6-3-6-4, 1994年3月
    • SSS型MINに基づくマルチプロセッサSNAILの実装と評価
      笹原 正司, 寺田 淳, 大和 純一, 塙 俊博, 天野 英晴.
      並列処理シンポジウム JSPP'94 論文集, pp.193-200, 1994年5月
    • SSS型MINにおけるhot spotの影響とメッセージ結合の効果
      ガイ カリド, 塙 俊博, 天野 英晴.
      電子情報通信学会論文紙, D-I, Vol. J77-D-I, No. 5, pp. 354--363, 1994年5月
    • SNAIL: a multiprocessor based on the Simple Serial Synchronized multistage interconnection network architecture
      M. Sasahara, J. Terada, L. Zhou, K. Gaye, J. Yamato, S. Ogura, and H. Amano.
      In Proceedings of the 1994 International Conference on Parallel Processing, Vol. I, pp. 117--120, Aug 1994.
    • SSS型MINにおけるメセージコンバインに関する評価
      塙 敏博, 寺田 純, 安川 英樹, 亀井 貴之, 天野 英晴.
      電子情報通信学会技術研究報告[コンピュータシステム] CPSY95-49(SWoPP'95), pp.57-64, 1995年8月
    • 並列ベンチマークによるSNAILの評価
      藤原 崇, 鬼頭 宏幸, 山口 喜弘, 塙 敏博, 亀井 貴之, 米田 卓司, 山本 淳二, 天野 英晴.
      電子情報通信学会技術研究報告[コンピュータシステム] CPSY95-100, pp.9-16, 1996年1月
    • Hot spot contention and message combining in the Simple Serial Synchronized Multistage Interconnection Network
      Toshihiro Hanawa, Takashi Fujiwara, Hideharu Amano.
      Proc. of The Eighth IEEE Symposium on Parallel and Distributed Computing Systems(SPDP'96), pp.298-305, Oct.1996.

    多重出力可能なMIN


    MINC

    • MINC: キャッシュ制御機構を持つMIN
      安川 英樹, 天野 英晴, 舟橋 啓, 塙 敏博.
      電子情報通信学会技術研究報告[コンピュータシステム] CPSY95-66, pp.7-12, 1995年10月
    • キャッシュ制御機構内蔵型多段結合網: MINC
      安川 英樹, 舟橋 啓, 西村 克信, 塙 敏博, 天野 英晴.
      並列処理シンポジウム JSPP'96論文集, pp.129-136, 1996年5月
    • MINC : Multistage Interconnection Network with Cache control mechanism
      Toshihiro Hanawa, Hideki Yasukawa, Katsunobu Nishimura, Hideharu Amano.
      Parallel and Distributed Computing Systems(PDCS)'96, pp.310-317, Sep.1996
    • 多段結合網に基づく並列計算機のためのキャッシュ制御機構の実装
      亀井貴之, 塙 敏博, 西村克信, 天野英晴.
      電子情報通信学会技術研究報告[コンピュータシステム] CPSY96-103, pp.33-40, 1997年1月
    • MINC: Multistage Interconnection Network with Cache control mechanism
      Toshihiro Hanawa, Takayuki Kamei, Hideki Yasukawa, Katsunobu Nishimura, Hideharu Amano.
      IEICE Transactions on information and Systems, Vol.E80-D,No.9,pp.863-870, Aug.1997
    • The MINC(Multistage Interconnection Network with Cache control mechanism) chip
      Takashi Midorikawa, Takayuki Kamei, Toshihiro Hanawa, Hideharu Amano.
      Proc. of The Asia and South Pacific Design Automation(ASP-DAC'98), pp.337-338, Feb.1998
    • The MINC Chip: Multistage Interconnection Network with Cache control mechanism) chip
      Takashi Midorikawa, Takayuki Kamei, Toshihiro Hanawa, Hideharu Amano.
      ASICON'98, pp.249-252, 1998
    • "キャッシュ制御機構を持つスイッチ結合型マルチプロセッサSNAIL-2の実装"
      星野 智則，緑川 隆，天野 英晴
      CPSY99-70，pp63-70，1999
    • "キャッシュ制御機構を持つスイッチ結合型マルチプロセッサSNAIL-2の評価"
      星野 智則，緑川 隆，金森 勇壮，白石 大介，天野 英晴
      CPSY2000-41，pp9-16，2000
    • "スイッチ結合型マルチプロセッサSNAIL-2のデータ転送用ネットワークPBSFの評価"
      白石 大介，星野 智則，緑川 隆，金森 勇壮，天野 英晴
      VLSI設計技術研究会，2001
    • "キャッシュ制御用マルチキャストネットワークMINCチップを用いたスイッチ結合型並列計算機SNAIL-2の評価"
      白石 大介, 緑川 隆, 茂野 真義, 田辺 靖貴, 金森 勇壮, 天野 英晴
      電子情報通信学会技術研究報告 VLD2002-8〜14, pp.31-36, May.2002
    • "SNAIL-2: a SSS-MIN connected multiprocessor with cache coherent mechanism"
      Takashi Midorikawa, Daisuke Shiraishi, Masayoshi Shigeno, Yasuki Tanabe, Toshihiro Hanawa, and Hideharu Amano
      Parallel and Distributed Computing, Applications and Technologies(PDCAT 2002), pp.17-24, Sep. 2002
    • "キャッシュ制御機構を持つスイッチ結合型並列計算機SNAIL-2の評価"
      茂野 真義, 緑川 隆, 白石 大介, 田辺 靖貴, 天野 英晴
      情報処理学会研究報告 2003-ARC03-152(HOKKE2003), pp.103-108, Mar.2003
    • "命令レベルシミュレーションによるSSS型MINの評価"
      田辺 靖貴, 緑川 隆, 白石 大介, 茂野 真義, 塙 敏博, 天野 英晴
      情報処理学会論文誌 コンピューティングシステム第3号(ACS), No.44, pp.169-179, 2003.

    nD-MIN

    • 多次元構造を持つMINの提案
      朱 笑岩, 亀井 貴之, 塙 敏博, 米田 卓司, 天野 英晴.
      電子情報通信学会技術研究報告[コンピュータシステム] CPSY96-76, pp55-62, 1996年10月
    • 多次元構造を持つMINの提案
      朱 笑岩, 亀井 貴之, 塙 敏博, 天野 英晴.
      並列処理シンポジウム JSPP'97論文集, pp.77-84, 1997年5月
    • nD-MIN: Multistage Interconnection Network with Multi-dimensional Structure
      Toshihiro Hanawa, Xiaoyan Zhu, Takayuki Kamei, and Hideharu Amano Proc. of The Tenth ISCA International Conference on Parallel and Distributed Computing Systems(PDCS'97), pp.247-252, Oct.1997.
    • "Performance Evaluation of 3-Dimensional MIN with Cache Consistency Mainenance Mechanism"
      Yasuki Tanabe, Takashi Midorikawa, Daisuke Shiraishi, Masayoshi Shigeno, Toshihiro Hanawa, and Hideharu Amano
      Proc. of The 2003 International Conference on Parallel and Distributed Processing Techniques and Applications(PDPTA'03), pp.1155-1161, Jun. 2003
    • "Performance Evaluation of 3-Dimensional MIN with Cache Consistency Mainenance Mechanism"
      Yasuki Tanabe, Takashi Midorikawa, Daisuke Shiraishi, Masayoshi Shigeno, Toshihiro Hanawa, and Hideharu Amano
      情報処理学会研究報告 2003-MPS-45(PDPTA'03共催), pp.29-32, 2003

    シミュレータ


    EULASH (by SED group)




  • 論文データベース
    上記以外の論文はこちら

    ライブラリ

    ふんが研トップ

    ご質問は：
    snail＠am.cs.keio.ac.jp
    まで
    Last modified: Sat Dec 26 12:15:06 JST 1998